HSP50016
数据表
1999年2月
网络文件编号
3288.6
数字下变频器
数字下变频器（ DDC ）是一种单芯片
合成器，正交混频器和低通滤波器。它的输入
数据是高达16位的宽度的采样数据流和
高达75 MSPS数据速率。 DDC的执行下来
变换，窄带低通滤波网络和抽取到
产生基带信号。
内部合成器可以产生各种信号
格式。它们分别是： CW，跳频，线性调频向上
啁啾，和线性调频下来啁啾。的复杂结果
调制过程中低通网络过滤的锐减和与
在同相（ I）和正交相同真实滤池（Q）的
处理链。
低通滤波网络连接是经由高速抽取完成
过滤器（ HDF ），其次是固定的有限脉冲响应一个网络连接
（ FIR ）滤波器。两级滤波器的响应相结合
结果在-3dB到-102dB优于1.5的形状因子。
阻带衰减大于106分贝。该
复合通带纹波小于0.04分贝。该
频率合成器和混频器可以被旁路，使芯片
作为一个单一的窄带低通滤波器。
该芯片接收40位串行指令的控制
输入。此接口是用串行I / O端口兼容
可在大多数微处理器。
输出数据可以CON组fi gured在网络连接固定的点或单
精密浮动点。在科幻动点格式16 ，
24 ，32或38比特， 2的补码，有符号量值，或
偏移二进制码。
该电路提供了一个IEEE 1149.1测试访问端口。
特点
75 MSPS输入数据速率
16位数据输入;偏移二进制或2的补码
格式
无杂散动态范围通过调制器
>102dB
频率选择性： <0.006Hz
相同的低通滤波器的I和Q
通带纹波： <0.04分贝
阻带衰减： >104分贝
过滤-3dB为-102dB形状因数： <1.5
抽取因子为32 131,072
IEEE 1149.1测试访问端口
HSP50016 -EV评估板可用
应用
蜂窝基站
智能天线
信道化接收机
频谱分析
相关产品： HI5703 ， HI5746 ， HI5766位A / D
订购信息
部分
数
HSP50016JC-52
HSP50016JC-75
HSP50016GC-52
TEMP 。 RANGE
(
o
C)
0到70
0到70
0到70
包
44 Ld的PLCC
44 Ld的PLCC
48 Ld的CPGA
PKG 。
号
N44.65
N44.65
G48.A
框图
16
数据
CLK
产量
格式化
产量
Q
Q
高DECIMATION
滤波器
低通FIR
滤波器
I
I
高DECIMATION
滤波器
控制
COS
罪
低通FIR
滤波器
IQSTRB
CLK
CLK
R
CLK
4R
OR
CLK
2R
IQCLK
复
正弦
发电机
测试访问
PORT / CTRL
测试访问
PORT
CLK
SER
3-198
注意：这些器件对静电放电敏感;遵循正确的IC处理程序。
http://www.intersil.com或407-727-9207
|
版权
Intersil公司1999
HSP50016
引脚配置
48 PIN CPGA
底部视图
1
TDI
H
GND
G
CLK
F
V
CC
E
V
CC
D
DATA4
C
Q
B
G
I
A
H
1
2
3
6
7
8
TDI
TDO
TRST
TCK
TMS
RESET
IQSTRT
IQCLK
CS
CDATA
CSTB
GND
V
CC
GND
V
CC
V
CC
GND
GND
IQSTB
V
CC
V
CC
CCLK
V
CC
DATA6
DATA15
GND
DATA13
F
CLK
DATA0
DATA1
DATA8
DATA7
DATA10
DATA3
DATA5
DATA14
DATA12
GND
E
V
CC
GND
DATA2
DATA9
DATA11
V
CC
GND
DATA2
DATA9 DATA11
V
CC
DATA0
DATA1
DATA8
DATA7
DATA10
C
DATA4
V
CC
DATA3
DATA6
DATA15
GND
DATA13
V
CC
GND
V
CC
V
CC
GND
B
Q
GND
IQSTB
V
CC
V
CC
CCLK
TDO
TRST
TCK
TMS
RESET
A
I
2
3
48 PIN CPGA
顶视图
6
CS
7
CDATA
8
CSTB
IQSTRT IQCLK
D
V
CC
DATA5
DATA14
DATA12
GND
44引脚PLCC
顶视图
IQSTRT
IQCLK
CDATA
IQSTB
CCLK
CSTB
GND
6 5 4 3 2 1 44 43 42 41 40
V
CC
DATA6
DATA5
DATA4
DATA3
V
CC
GND
CLK
DATA2
DATA1
DATA0
7
8
9
10
11
12
13
14
15
16
17
18 19 20 21 22 23 24 25 26 27 28
RESET
V
CC
V
CC
TRST
TDO
TMS
GND
TCK
GND
V
CC
TDI
39
38
37
36
35
34
33
32
31
30
29
GND
DATA15
DATA14
DATA13
DATA12
GND
DATA11
DATA10
DATA9
DATA8
DATA7
3-199
V
CC
CS
Q
I
HSP50016
引脚说明
名字
V
CC
GND
DATA0-15
CLK
RESET
TYPE
-
-
I
I
I
+ 5V电源。
地面上。
输入数据总线。可选的二进制补码和偏移二进制码之间。 DATA0是LSB 。
时钟对输入数据总线。 F
S
是CLK的频率，这也是在输入采样率。
复位初始化DDC的内部状态。在复位时，所有的内部处理停止。 RESET
方便的多芯片自动三态操作同步。如果强制位的控制
字7无效和IEEE测试访问端口处于空闲状态， RESET使IQCLK ， IQSTB ，
I和Q输出去一个高阻抗状态。
所有控制寄存器都从各自的控制缓冲寄存器更新第三上升沿
的复位的无效后CLK 。如果RESET被拉高吨
RS
毫微秒之前的上升沿
CLK ，内部复位会释放同步。如果T
RS
是违反了，则电路包含一个同步
chronizer这将导致复位将在内部无效的一个或多个时钟之后。
初始复位，需要保证与DDC的正确操作。低电平有效。
I
Q
IQCLK
IQSTB
IQSTRT
CDATA
CCLK
CSTB
CS
TCK
O
O
O
O
I
I
I
I
I
I
的I输出有三种模式： I数据;我的数据之后Q数据;真实的数据。
Q输出有两种模式： Q数据和进行阶段加法器。
智商时钟：位或字时钟的I和Q输出。
智商频闪：开始或文字的指示结束我和Q.
智商开始：启动输出数据序列。低电平有效。
控制数据：端口用于控制数据输入。
控制数据时钟：控制数据输入位时钟。
控制数据选通：用于控制数据指示字开头。
芯片选择：启用DDC控制数据的加载。低电平有效。
测试时钟：位时钟为IEEE 1149.1的数据。这个信号应该要么接低电平或拉高时
TAP是不使用。
测试端口模式选择：这个信号应该要么悬空或拉高时， TAP是不是
使用。
测试数据输入的IEEE测试端口：这个信号应该要么悬空或拉高时
TAP是不使用。
测试数据输出为IEEE测试端口：此输出将处于高阻抗状态时， TAP是
不使用。
测试端口复位。低电平有效。这个信号应接低电平时，不使用水龙头。
描述
TMS
I
TDI
I
TDO
O
TRST
I
3-200
HSP50016
TM
数据表
2000年9月
网络文件编号
3288.7
数字下变频器
数字下变频器（ DDC ）是一种单芯片
合成器，正交混频器和低通滤波器。它的输入
数据是高达16位的宽度的采样数据流和
高达75 MSPS数据速率。 DDC的执行下来
变换，窄带低通滤波网络和抽取到
产生基带信号。
内部合成器可以产生各种信号
格式。它们分别是： CW，跳频，线性调频向上
啁啾，和线性调频下来啁啾。的复杂结果
调制过程中低通网络过滤的锐减和与
在同相（ I）和正交相同真实滤池（Q）的
处理链。
低通滤波网络连接是经由高速抽取完成
过滤器（ HDF ），其次是固定的有限脉冲响应一个网络连接
（ FIR ）滤波器。两级滤波器的响应相结合
结果在-3dB到-102dB优于1.5的形状因子。
阻带衰减大于106分贝。该
复合通带纹波小于0.04分贝。该
频率合成器和混频器可以被旁路，使芯片
作为一个单一的窄带低通滤波器。
该芯片接收40位串行指令的控制
输入。此接口是用串行I / O端口兼容
可在大多数微处理器。
输出数据可以CON组fi gured在网络连接固定的点或单
精密浮动点。在科幻动点格式16 ，
24 ，32或38比特， 2的补码，有符号量值，或
偏移二进制码。
该电路提供了一个IEEE 1149.1测试访问端口。
特点
75 MSPS输入数据速率
16位数据输入;偏移二进制或2的补码
格式
无杂散动态范围通过调制器
>102dB
频率选择性： <0.006Hz
相同的低通滤波器的I和Q
通带纹波： <0.04分贝
阻带衰减： >104分贝
过滤-3dB为-102dB形状因数： <1.5
抽取因子为32 131,072
IEEE 1149.1测试访问端口
HSP50016 -EV评估板可用
应用
蜂窝基站
智能天线
信道化接收机
频谱分析
相关产品： HI5703 ， HI5746 ， HI5766位A / D
订购信息
部分
数
HSP50016JC-52
HSP50016JC-75
TEMP 。 RANGE
(
o
C)
0到70
0到70
包
44 Ld的PLCC
44 Ld的PLCC
PKG 。
号
N44.65
N44.65
框图
16
数据
CLK
产量
格式化
产量
Q
Q
高DECIMATION
滤波器
低通FIR
滤波器
I
I
高DECIMATION
滤波器
控制
COS
罪
低通FIR
滤波器
IQSTRB
CLK
CLK
R
CLK
4R
OR
CLK
2R
IQCLK
复
正弦
发电机
测试访问
PORT / CTRL
测试访问
PORT
CLK
SER
3-1
注意：这些器件对静电放电敏感;遵循正确的IC处理程序。
1-888- INTERSIL或321-724-7143
|
Intersil的设计是Intersil Corporation的注册商标。
|
版权
Intersil公司2000
HSP50016
引脚
GND
44引脚PLCC
顶视图
IQSTRT
IQCLK
CDATA
IQSTB
CCLK
CSTB
V
CC
6 5 4 3 2 1 44 43 42 41 40
V
CC
DATA6
DATA5
DATA4
DATA3
V
CC
GND
CLK
DATA2
DATA1
DATA0
7
8
9
10
11
12
13
14
15
16
17
18 19 20 21 22 23 24 25 26 27 28
GND
RESET
GND
V
CC
V
CC
TRST
TMS
TDO
TCK
V
CC
TDI
39
38
37
36
35
34
33
32
31
30
29
GND
DATA15
DATA14
DATA13
DATA12
GND
DATA11
DATA10
DATA9
DATA8
DATA7
引脚说明
名字
V
CC
GND
DATA0-15
CLK
RESET
TYPE
-
-
I
I
I
+ 5V电源。
地面上。
输入数据总线。可选的二进制补码和偏移二进制码之间。 DATA0是LSB 。
时钟对输入数据总线。 F
S
是CLK的频率，这也是在输入采样率。
复位初始化DDC的内部状态。在复位时，所有的内部处理停止。 RESET
方便的多芯片自动三态操作同步。如果强制位的控制
字7无效和IEEE测试访问端口处于空闲状态， RESET使IQCLK ， IQSTB ，
I和Q输出去一个高阻抗状态。
所有控制寄存器都从各自的控制缓冲寄存器更新第三上升沿
的复位的无效后CLK 。如果RESET被拉高吨
RS
毫微秒之前的上升沿
CLK ，内部复位会释放同步。如果T
RS
是违反了，则电路包含一个同步
chronizer这将导致复位将在内部无效的一个或多个时钟之后。
初始复位，需要保证与DDC的正确操作。低电平有效。
I
Q
IQCLK
IQSTB
IQSTRT
CDATA
CCLK
CSTB
CS
TCK
TMS
TDI
TDO
TRST
O
O
O
O
I
I
I
I
I
I
I
I
O
I
的I输出有三种模式： I数据;我的数据之后Q数据;真实的数据。
Q输出有两种模式： Q数据和进行阶段加法器。
智商时钟：位或字时钟的I和Q输出。
智商频闪：开始或文字的指示结束我和Q.
智商开始：启动输出数据序列。低电平有效。
控制数据：端口用于控制数据输入。
控制数据时钟：控制数据输入位时钟。
控制数据选通：用于控制数据指示字开头。
芯片选择：启用DDC控制数据的加载。低电平有效。
测试时钟：位时钟为IEEE 1149.1的数据。这个信号应该要么接低电平或拉高时
TAP是不使用。
测试端口模式选择：这个信号应该要么悬空或拉高时， TAP是不是
使用。
测试数据输入的IEEE测试端口：这个信号应该要么悬空或拉高时
TAP是不使用。
测试数据输出为IEEE测试端口：此输出将处于高阻抗状态时， TAP是
不使用。
测试端口复位。低电平有效。这个信号应接低电平时，不使用水龙头。
描述
3-2
CS
Q
I
HSP50016
本地振荡器
信号数据移入DATA0-15输入的DDC是
乘以混频器部分正交正弦波（见
图1）。的数据输入到DDC是一个16位的实际数据
流，其被采样在CLK的上升沿。它可以
在2的补码或偏移二进制码格式。
输入数据被传递给一个混频器，它是由
两个真正的乘数。一这些相乘的输入数据
通过的同相（余弦）分量样
正交正弦曲线，而另一个相乘的输入数据
样品由正交（正弦）分量。同相
和正交数据通路指定的I和Q
分别。正弦和余弦在当地产生
如图1的振荡器。
本地振荡器被编程，以产生正交
正弦曲线具有可编程的频率和相位。该
频率可以是恒定的（连续波 - CW） ，线性
增加（最高啁啾） ，直线下降（下降啁啾） ，或
线性上/下啁啾。波形的初始相位被设置
由相位偏移。
正交的相位，频率和线性调频脉冲限
正弦曲线是由相位发生器（图2）控制。
相位发生器的输出是一个18位的字相
表示复杂的电流相位角
正弦曲线。相位发生器自动递增
相由预编程的每一个角上升
CLK的边缘。通过全面加强从0输出相位
规模（ 2
18
- 1）步正交的相位角
正弦曲线从0至（ 2 + 2
-17
） π弧度。
注：该阶段是
加强以顺时针（递减）方向来支持
折算下来。
复数正弦曲线的频率是
由所需的相位，以时钟的数目来确定
步骤虽然它的全系列2π弧度。所需的相
增量为一个给定的本地振荡频率由下式计算：
相位增量
=
INT
[ (
f
C
f
S
)
2
]H
–
33
; 0
＆ LT ;
f
C
＆ LT ;
f
S
/2
f
C
=
(
相INCR
)
f
S
2
33
最小的相位增量为每所采取的步骤相
时钟。当SIN / COS发生器产生啁啾
正弦曲线，最小相位增量是最小
阶段采取的步骤。最大相位增量仅用于
在啁啾模式;它是世界上最大允许的阶段
递增。在调频模式，三角洲相增量
是连续相位增量之间的差。
四个相位参数被存储在各自的
寄存器中的相位发生器。相位寄存器存储
电流相位角。在科幻RST时钟跟随
RESET的取消断言，在18个MSB的第一阶段注册
从相位偏移寄存器被加载。在每个上升沿
CLK的边缘之后，相位增量的输出
寄存器从32个LSB的电流中减去
阶段。在33位的差值存回相
注册在下一CLK 。的18个最显着的位
相寄存器构成的相位字，这是输入到
正弦/余弦发生器。
图3给出了相位的图形表示
参数为顺时针的情况下。了解他们的
相互关系中，相应成为可见的
一个旋转矢量的角度。当在本地振荡器
DDC被编程，以产生一个连续波的波形，该
多路复用器CON组fi gured使得最小相位
增量存储在相位增量寄存器;这
值是从所述相位寄存器的输出中减去
每CLK和差成为新的阶段
寄存器的值。三角洲相位增量和最大
产生CW当相位增量被忽略。
起步阶段
+90
o
θ
INCR
(0)
(1)
(2)
±180
o
θ
OFFSET
θ
INCR
θ
INCR
θ
INCR
0
o
（当量1）
其中：
f
C
是所期望的本机振荡器频率
f
S
是输入采样频率
相位增量的控制字值（十六进制）
有五个参数，控制相发电机：
相位偏移量，最小相位增量，最大相
增量，增量相位增量和模式控制。这些
值通过控制字2 ，图3和4，模式设定
控制用于选择其它参数的功能。
的相位偏移量是相字的初始设置将
到SIN / COS发生器。随后的相
正弦曲线，计算相对于该偏移量。最低
相位增量有两种模式相关的功能：当
正弦/余弦发生器形成CW波形时，
(3)
(4)
(5)
θ
INCR
-90
o
图3.相位字参数的CW案例
在截至调频模式下的本地振荡器产生的信号
用线性增加的频率（图4A） 。相
增量寄存器初始化为最小
相位增量值;的在每个时钟周期中，其内容
相位增量寄存器从目前的减
输出的相位寄存器。同时，三角洲
3-5
QQ：2881677436 复制
