添加收藏夹  设为首页  深圳服务热线：13692101218  13751165337
Pdf资料  |  热门库存  |  IC详细资料  |  网站地图
IC供应 PDF资料 非IC供应
51电子网联系电话：13692101218
首页
供应信息
求购信息
非IC专区
技术资料
电子资讯
招聘中心
会展信息 51旺铺 会员中心
位置：首页 > IC型号导航 > 首字符H型号页 > 首字符H的型号第1147页 > HSP45116AVC-52
HSP45116A
数据表
2007年5月7日
FN4156.4
数控振荡器/
调制器
Intersil的HSP45116A结合了高性能
正交数控振荡器（ NCO ）和
高速16位复数乘法器/累加器（ CMAC ）
在单个IC上。这种功能组合允许
复数矢量由内部生成的相乘
（ COS ， SIN）向量的正交调制和
解调。如图所示的框图，该
HSP45116A被分为三个主要部分。相位/
频率控制部分氟化碳（PFCs ）和正弦/余弦
部分一起形成一个复杂的NCO 。 CMAC的乘法
该正弦/余弦节的与外部的输出
复杂的矢量。
将输入的相位/频率控制部分组成
的微处理器接口和独立的控制线。
的PFCS的相位分辨率为32位，这导致了
频率分辨率高于0.013Hz在52MHz的更好。该
在PFC的输出正弦和余弦的说法。
复杂的正弦波的无杂散动态范围
超过-90dBc的更大。
从正弦/余弦节的输出向量是一个
输入到复数乘法器/累加器。该CMAC
由外部复杂的矢量乘以这个（ COS ， SIN）载体
并且可以累积的结果。将得到的复矢量
可通过两个20位输出端口，以维持
90dB的频谱纯度。此结果可积累
在内部实现一个累加和转储过滤器。
正交下变频器可实现
加载的中心频率成相位/频率
控制部分。被降频转换的信号与
CMAC的，其中由相乘的数据的矢量输入
从正弦/余弦节旋转矢量。由此产生的
复杂的输出是下变频信号。该位
为CMAC和复杂的输出位置和宽度
累加器（ACC）是可编程的。
特点
NCO与CMAC在一块芯片上
52MHz的版本
32位频率控制
16位相位调制
16位CMAC
0.013Hz调谐分辨率为52MHz的
可编程舍入选项
寄生频率分量< -90dBc
完全静态CMOS
无铅加退火有（符合RoHS ）
应用
频率合成
调制 - AM，FM ， PSK ， FSK ， QAM
解调， PLL
移相器
极地笛卡尔转换
订购信息
产品型号
HSP45116AVC-52
最热
HSP45116AVC-52
TEMP 。范围（° C）
0至+70
0至+70
包
160 Ld的MQFP （ 28mmx28mm ）
160 Ld的MQFP （ 28mmx28mm ） （无铅）
PKG 。 DWG 。 ＃
Q160.28x28
Q160.28x28
HSP45116AVC - 52Z （注） HSP45116AVC - 52Z
注： Intersil无铅加退火产品采用特殊的无铅材料制成，模塑料/晶片的附属材料和100 ％雾锡板
终止完成，这是符合RoHS标准，既锡铅和无铅焊接操作兼容。 Intersil无铅产品MSL
分类，可达到或超过IPC / JEDEC J STD- 020对无铅要求的无铅峰值回流温度。
1
注意：这些器件对静电放电敏感;遵循正确的IC处理程序。
1-888- INTERSIL或1-888-468-3774
|
Intersil公司（和设计）是Intersil Americas Inc.公司的注册商标。
版权所有Intersil公司美洲2007版权所有
提及的所有其他商标均为其各自所有者的财产。
HSP45116A
框图
向量输入
R
I
正弦/
余弦
争论
微处理器
接口
个人
控制信号的
PHASE /
频率
控制
部分
罪
正弦/
余弦
部分
COS
CMAC
R
I
矢量输出
2
FN4156.4
2007年5月7日
HSP45116A
引脚
HSP45116A
（ 160 LD MQFP ）
顶视图
NC
V
CC
IMIN1
GND
IMIN2
IMIN3
IMIN4
IMIN5
IMIN6
IMIN7
IMIN8
IMIN9
IMIN10
IMIN11
IMIN12
V
CC
IMIN13
GND
IMIN14
IMIN15
IMIN16
IMIN17
IMIN18
IO19
IO18
IO17
IO16
IO15
V
CC
GND
IO14
IO13
IO12
IO11
IO10
GND
V
CC
IO9
IO8
IO7
160
159
158
157
156
155
154
153
152
151
150
149
148
147
146
145
144
143
142
141
140
139
138
137
136
135
134
133
132
131
130
129
128
127
126
125
124
123
122
121
IMIN0
RIN18
RIN17
RIN16
RIN15
RIN14
GND
RIN13
RIN12
RIN11
RIN10
RIN9
RIN8
RIN7
RIN6
RIN5
RIN4
RIN3
RIN2
GND
RIN1
V
CC
RIN0
SH1
SH0
加
ENPHREG
ENOFREG
PEAK
RBYTILD
BINFMT
GND
天工
V
CC
MOD1
MOD0
PACI
负载
PMSEL
NC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
120
119
118
117
116
115
114
113
112
111
110
109
108
107
106
105
104
103
102
101
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
NC
GND
IO6
IO5
IO4
IO3
GND
IO2
IO1
V
CC
IO0
RO19
GND
RO18
RO17
RO16
RO15
RO14
V
CC
RO13
RO12
RO11
GND
RO10
RO9
V
CC
RO8
RO7
GND
RO6
RO5
RO4
RO3
V
CC
RO2
RO1
RO0
GND
DET1
DET0
CLROFR
ENCFREG
ENPHAC
ENTIREG
ENI
MODPI/2PI
CS
GND
CLK
V
CC
AD1
AD0
WR
C15
C14
C13
C12
C11
C10
C9
C8
GND
C7
C6
C5
C4
C3
C2
C1
C0
OUTMUX1
OUTMUX0
GND
OER
RND
OEREXT
OEIEXT
OEI
PACO
NC
3
FN4156.4
2007年5月7日
HSP45116A
引脚说明
名字
V
CC
数
22, 34, 50, 87, 95,
102, 111, 124, 132,
145, 159
7, 20, 32, 48, 62, 73,
83, 92, 98, 108,
114, 119, 125, 131,
143, 157
54-61, 63-70
51, 52
47
53
TYPE
-
+ 5V电源输入。
描述
GND
-
电源地输入。
C0-15
AD0-1
CS
WR
I
I
I
I
控制输入总线装载相位和频率数据到PFCS 。 C15是MSB。
地址引脚，用于选择C0-15的数据目的地。 AD1是MSB。
片选（低电平有效） 。
写使能。数据移入在WR的上升沿被AD0-1选择输入寄存器
当CS为低。
时钟。所有的寄存器，除了控制寄存器时钟与WR ，都是主频（启用时）
由CLK的上升沿。
相位寄存器使能（低电平有效） 。由CLK登记在芯片上。当低电平有效，之后被
主频芯片上， ENPHREG实现了数据的时钟进入相位寄存器。
频率偏移寄存器使能（低电平有效） 。由CLK登记在芯片上。当激活时，后
作为其时钟芯片上， ENOFREG使频率的时钟偏移数据转换到频
偏移寄存器。
中心频率寄存器使能（低电平有效） 。由CLK登记在芯片上。当激活时，后
作为其时钟芯片上， ENCFREG使数据的时钟到中心频率寄存器。
相位累加器寄存器使能（低电平有效） 。由CLK登记在芯片上。当激活时，后
作为其时钟芯片上， ENPHAC使相位累加器寄存器的时钟。
时间间隔控制寄存器使能（低电平有效） 。由CLK登记在芯片上。当激活时，后
作为其时钟芯片上， ENTIREG使数据的时钟到时间累加寄存器。
实部和虚部数据输入寄存器（ RIR ， IIR ）使能（低电平有效） 。以挂号芯片
CLK 。当激活时，作为其时钟芯片上后， ENI使数据的时钟到真实
假想的输入数据寄存器中。
模
π/2π
选择。当低，正弦和余弦ROM的寻址模2π （ 360
度） 。当高，最显着的地址位保持为低电平，使得ROM的寻址
模
π
（180度） 。此输入由时钟登记在芯片上。这种控制引脚被列入
进行FFT处理。
频率偏移寄存器输出的零（低有效）。由CLK登记在芯片上。当激活时，
作为其时钟芯片上后， CLROFR归零的频率偏移寄存器中的数据路径
到频率加法器。新的数据仍然可以读入频率偏移寄存器;
CLROFR不影响该寄存器的内容。
相位累加器负载控制（低电平有效） 。由CLK登记在芯片上。零反馈路径
在没有清除相位累加器寄存器中的相位累加器。
外部调制控制位。当与PMSEL线选择时，这些位加0 ，90，180 ，
或270度偏移的相位累加器的当前阶段。的相位的低14位
控制路径被设置为零。
这些位被装入相位寄存器时ENPHREG低。
MOD1
0
0
1
1
MOD0
0
1
0
1
相移（度）
0
90
270
180
CLK
49
I
ENPHREG
27
I
ENOFREG
28
I
ENCFREG
42
I
ENPHAC
43
I
ENTIREG
44
I
ENI
45
I
MODPI/2PI
46
I
CLROFR
41
I
负载
38
I
MOD0-1
35, 36
I
4
FN4156.4
2007年5月7日
HSP45116A
引脚说明
名字
PMSEL
（续）
TYPE
I
描述
相位调制选择线路。该行确定数据的来源移入阶段
注册。当高，相位控制寄存器中选择。当为低电平时，外部调制引脚
（ MOD0-1 ）被选择为最显著2比特和至少显著两个比特和所述至少
显著14位被设置为零。这种控制是由CLK的注册。
ROM绕道，定时器装载（低电平有效） 。由CLK注册。这个输入绕过该正弦/余弦
ROM中，以使16位相位加法器的输出和低16位的相位累加器的直接进入
到的CMAC的正弦和余弦输入端。它还使装载的定时器
累加器归零在累加器反馈登记。
相位累加器进位输入（低电平有效） 。在这个引脚上的低电平使相位累加器
由一个除数值中的相位累加器寄存器和频率递增
加法器。
相位累加器的进位输出。低电平有效和CLK注册。低此输出
表示该相位累加器已经超过佛罗里达州欠，即1正弦的端/余弦周期有
已经达到。
时间间隔蓄能器的进位输出。低电平有效，由CLK注册。这个输出变低
当由时间间隔累加器产生的进位。这个功能被提供到超时
控制活动，如同步寄存器时钟到数据的时间。
真正的输入数据总线。 RIN18是MSB。这是外部实分量成复
乘数。该总线的时钟频率为实际输入数据寄存器由CLK时ENI是断言。两公司
补充。
假想的输入数据总线。 IMIN18是MSB。这是外部虚分量进
复数乘法器。该总线的时钟频率为实际输入数据寄存器由CLK的时候是ENI
断言。二进制补码。
换档控制输入。这些行控制RIN的输入转换器和IIN输入复杂的
乘数。变速控制是常见于在两个总线的转换器。
SH1
0
0
1
1
SH0
0
1
0
1
选择的位
RIN0-15 ， IMIN0-15
RIN1-16 ， IMIN1-16
RIN2-17 ， IMIN2-17
RIN3-18 ， IMIN3-18
数
39
RBYTILD
30
I
PACI
37
I
PACO
79
O
天工
33
O
RIN0-18
2-6, 8-19, 21, 23
I
IMIN0-18
1, 138-142, 144,
146-156, 158
I
SH0-1
24, 25
I
加
26
I
累积/转储控制。该输入控制复杂的蓄电池及其控股
寄存器。当高，累加器累加和保持寄存器被禁用。当
低，在累加器反馈置零，以使蓄能器加载。
保持寄存器被使能时钟中的累积的结果。该输入是
由CLK注册。
BINFMT
31
I
此输入用于将2的补码输出转换为偏移二进制（无符号），用于
使用D / A转换器的应用程序。当低，位RO19和IO19从内部倒
2的补码表示。此输入由CLK注册。
这使得输入的峰值检测块浮动点检测的功能。当高，
最大比特生长在输出保持寄存器进行编码并输出的DET0-1引脚。
当峰值输入有效时，该块浮动点检测器输出将跟踪最大
增长保持寄存器，包括当时的峰值在保持寄存器中的数据
被激活。
PEAK
29
I
5
FN4156.4
2007年5月7日
HSP45116
数据表
2004年7月
FN2485.8
数控
振荡器/调制器
Intersil的HSP45116将高性能
正交数控振荡器（ NCO ）和
高速16位复数乘法器/累加器（ CMAC ）
在单个IC上。这种功能组合允许
复数矢量由内部生成的相乘
（ COS ， SIN）向量的正交调制和
解调。如图所示的框图，该
HSP45116被分为三个主要部分。该
相位/频率控制部分氟化碳（PFCs ）和
正弦/余弦部分一起形成一个复杂的NCO 。该
CMAC乘以正弦/余弦节的与所述输出
外部复杂的矢量。
将输入的相位/频率控制部分组成
的微处理器接口和独立的控制线。
的PFCS的相位分辨率为32位，这导致了
频率分辨率小于0.008Hz频率为33MHz更好。该
在PFC的输出正弦和余弦的说法。
复杂的正弦波的无杂散动态范围
超过-90dBc的更大。
从正弦/余弦节的输出向量是一个
输入到复数乘法器/累加器。该CMAC
由外部复杂的矢量乘以这个（ COS ， SIN）载体
并且可以累积的结果。将得到的复矢量
可通过两个20位输出端口，以维持
90dB的频谱纯度。此结果可积累
在内部实现一个累加和转储过滤器。
正交下变频器可实现
加载的中心频率成相位/频率
控制部分。被降频转换的信号与
CMAC的，其中由相乘的数据的矢量输入
从正弦/余弦节旋转矢量。由此产生的
复杂的输出是下变频信号。
特点
NCO与CMAC在一块芯片上
15MHz的， 25.6MHz ， 33MHz的版本
32位频率控制
16位相位调制
16位CMAC
0.008Hz调谐分辨率为33MHz的
寄生频率分量< -90dBc
完全静态CMOS
应用
频率合成
调制 - AM，FM ， PSK ， FSK ， QAM
解调， PLL
移相器
极地笛卡尔转换
订购信息
产品型号
HSP45116VC-25
HSP45116AVC-52
温度。
范围（° C）
0到70
0到70
包
PKG 。
DWG 。 ＃
160 Ld的MQFP Q160.28x28
160 Ld的MQFP Q160.28x28
这部分有它自己的数据表HSP45116A下，
文档＃ FN4156 。
框图
向量输入
R
I
正弦/
余弦
争论
微处理器
接口
个人
控制信号的
PHASE /
频率
控制
部分
罪
正弦/
余弦
部分
COS
CMAC
R
I
矢量输出
1
注意：这些器件对静电放电敏感;遵循正确的IC处理程序。
1-888- INTERSIL或321-724-7143
|
Intersil公司（和设计）是Intersil公司美洲的商标。
版权所有 Intersil公司美洲1999年， 2004年版权所有
提及的所有其他商标均为其各自所有者的财产。
引脚
IMIN0
RIN18
RIN17
RIN16
RIN15
RIN14
GND
RIN13
RIN12
RIN11
RIN10
RIN9
RIN8
RIN7
RIN6
RIN5
RIN4
RIN3
RIN2
GND
RIN1
V
CC
RIN0
SH1
SH0
加
ENPHREG
ENOFREG
PEAK
RBYTILD
BINFMT
GND
天工
V
CC
MOD1
MOD0
PACI
负载
PMSEL
NC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
2
HSP45116
160 LEAD MQFP
顶视图
CLROFR
ENCFREG
ENPHAC
ENTIREG
ENI
MODPI/2PI
CS
GND
CLK
V
CC
AD1
AD0
WR
C15
C14
C13
C12
C11
C10
C9
C8
GND
C7
C6
C5
C4
C3
C2
C1
C0
OUTMUX1
OUTMUX0
GND
OER
V
CC
OEREXT
OEIEXT
OEI
PACO
NC
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
160
159
158
157
156
155
154
153
152
151
150
149
148
147
146
145
144
143
142
141
140
139
138
137
136
135
134
133
132
131
130
129
128
127
126
125
124
123
122
121
120
119
118
117
116
115
114
113
112
111
110
109
108
107
106
105
104
103
102
101
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
NC
GND
IO6
IO5
IO4
IO3
GND
IO2
IO1
V
CC
IO0
RO19
GND
RO18
RO17
RO16
RO15
RO14
V
CC
RO13
RO12
RO11
GND
RO10
RO9
V
CC
RO8
RO7
GND
RO6
RO5
RO4
RO3
V
CC
RO2
RO1
RO0
GND
DET1
DET0
NC
V
CC
IMIN1
GND
IMIN2
IMIN3
IMIN4
IMIN5
IMIN6
IMIN7
IMIN8
IMIN9
IMIN10
IMIN11
IMIN12
V
CC
IMIN13
GND
IMIN14
IMIN15
IMIN16
IMIN17
IMIN18
IO19
IO18
IO17
IO16
IO15
V
CC
GND
IO14
IO13
IO12
IO11
IO10
GND
V
CC
IO9
IO8
IO7
HSP45116
引脚说明
名字
V
CC
GND
C0-15
AD0-1
CS
WR
CLK
ENPHREG
ENOFREG
ENCFREG
ENPHAC
ENTIREG
数
A1， A9 ，A15 ，G1
J15 ， Q1 ， Q7 ， Q15
A8 ，A14， B1 ，H1
H15 ， P15 ， Q2 ， Q8
N8-11 ， P8-13 ，
Q9-14
N7 ， P7
P6
Q6
Q5
M1
N1
N5
Q3
P5
TYPE
-
-
I
I
I
I
I
I
I
I
I
I
+ 5V电源输入。
电源地输入。
控制输入总线装载相位和频率数据到PFCS 。 C15是MSB。
地址引脚，用于选择C0-15的数据目的地。
片选（低电平有效） 。
写使能。数据移入上时， WR的上升沿被AD0-1选择寄存器
CS线为低。
时钟。所有的寄存器，除了控制寄存器时钟与WR ，都是主频（启用时）
由CLK的上升沿。
相位寄存器使能（低电平有效） 。由CLK登记在芯片上。当激活时，被后
主频芯片上， ENPHREG实现了数据的时钟进入相位寄存器。
频率偏移寄存器使能（低电平有效） 。由CLK登记在芯片上。当激活时，后
作为其时钟芯片上， ENOFREG使数据时钟为频率偏移寄存器。
中心频率寄存器使能（低电平有效） 。由CLK登记在芯片上。当激活时，后
作为其时钟芯片上， ENCFREG使数据的时钟到中心频率寄存器。
相位累加器寄存器使能（低电平有效） 。由CLK登记在芯片上。当激活时，后
作为其时钟芯片上， ENPHAC使相位累加器寄存器的时钟。
时间间隔控制寄存器使能（低电平有效） 。由CLK登记在芯片上。当激活时，
后被主频芯片上， ENTIREG实现数据的时钟到时累加器
注册。
实部和虚部数据输入寄存器（ RIR ， IIR ）使能（低电平有效） 。以挂号芯片
CLK 。当激活时，作为其时钟芯片上后， ENI使数据的时钟到真实
假想的输入数据寄存器中。
模
π/2π
选择。当低，正弦和余弦ROM的寻址模2π （ 360
度） 。当高，最显着的地址位保持为低电平，这样的ROM是
处理模
π
（180度） 。此输入由时钟登记在芯片上。
频率偏移寄存器输出的零（低有效）。由CLK登记在芯片上。当激活时，
后被主频芯片上， CLROFR归零从频率数据路径的偏移寄存器
频率加法器。新的数据仍然可以读入频率偏移寄存器; CLROFR
不影响该寄存器的内容。
相位累加器负载控制（低电平有效） 。由CLK登记在芯片上。零反馈
路径的相位累加器不清除相位累加器寄存器。
外部调制控制位。当与PMSEL线选择时，这些位加0，90，
180 ，或270度偏移的相位累加器的当前阶段。的低14位
相位控制路径被设置为零。
这些位被装入相位寄存器时ENPHREG低。
PMSEL
P3
I
相位调制选择线路。该行确定数据的来源移入阶段
注册。当高，相位控制寄存器中选择。当为低电平时，外部调制引脚
（ MOD0-1 ）被选择为最显著2比特和至少显著两个比特和所述
至少显著14位被设置为零。这种控制是由CLK的注册。
ROM绕道，定时器装载。低电平有效，由CLK注册。这个输入绕过该正弦/余弦
ROM中，以使16位相位加法器的输出和低16位的相位累加器的去
直接将CMAC的正弦和余弦输入端。这也使加载定时器
累加器归零在累加器反馈登记。
相位累加器进位输入（低电平有效） 。在这个引脚上的低电平使相位累加器
通过增加一，除了这些值中的相位累加器寄存器和频率
加法器。
描述
ENI
Q4
I
MODPI/2PI
N6
I
CLROFR
P4
I
负载
MOD0-1
N4
M3 ， N3
I
I
RBYTILD
L3
I
PACI
P2
I
3
HSP45116
引脚说明
名字
PACO
（续）
TYPE
O
描述
相位累加器的进位输出。低电平有效和CLK注册。低此输出
表示该相位累加器已经超过佛罗里达州欠，即1正弦的端/余弦周期有
已经达到。
时间间隔蓄能器的进位输出。低电平有效，由CLK注册。这个输出变低
当由时间间隔累加器产生的进位。这个功能被提供到超时
控制活动，如同步寄存器时钟到数据的时间。
真正的输入数据总线。这是外部实分量到复数乘法器。该总线是
移入由CLK的实际输入数据寄存器时，埃尼集团的声明; 2的补码。
数
L13
天工
P1
O
RIN0-18
C1，C2， D1，D2， E1-
3 ， F1-3 ， G2，G3
H2，H3， J1-3 ，K1，
K2
A2-7 ， B2-7 ， C3-8 ，
D3
K3 ， L1
L2
I
IMIN0-18
I
假想的输入数据总线。这是外部虚分量到复数乘法器。
公交车移入由CLK的实际输入数据寄存器时， ENI是断言;二的
补充。
换档控制输入。这些线控制的的RIN和IIN输入的输入转换器
复数乘法器。变速控制是常见于在两个总线的转换器。
累积/转储控制。该输入控制复杂的蓄电池及其控股
寄存器。当高，累加器累加和保持寄存器被禁用。
时低，在累加器反馈置零，以使蓄能器加载。
保持寄存器被使能时钟中的累积的结果。该输入是
由CLK注册。
SH0-1
加
I
I
BINFMT
N2
I
此输入用于将2的补码输出转换为偏移二进制（无符号），用于
使用D / A转换器的应用程序。当低，位RO19和IO19从内部倒
2的补码表示。此输入由CLK注册。
这使得输入的峰值检测块浮动点检测的功能。当高，
最大比特生长在输出保持寄存器进行编码并输出的DET0-1引脚。
当峰值输入有效时，该块浮动点检测器输出将跟踪最大
增长保持寄存器，包括当时的峰值在保持寄存器中的数据
被激活。
这些输入选择数据，以将在RO0-19和IO0-19输出。
真正的输出数据总线。这些三态输出由OER和OEREXT控制。
OUTMUX0-1选择总线上的数据输出。
PEAK
M2
I
OUTMUX0-1
RO0-19
N12, N13
C15 ，D14， D15，
E14 ， E15 ， F13-15 ，
G13-15 ， H13 ， H14 ，
J13 ， J14 ， K13-15 ，
L15 ， M15
A10-13 ， B8-15 ， C9-
14 ， D13 ， E13
N15 ， L14
I
O
IO0-19
DET0-1
O
O
假想的输出数据总线。这些三态输出由OEI和OEIEXT控制。
OUTMUX0-1选择总线上的数据输出。
这些输出引脚表明生长在累加器的位的数目。而PEAK低，
这些引脚指示峰值的增长。该探测器检查位15-18 ，实与虚
蓄能器保持寄存器和位的实部和虚CMAC保持寄存器30-33 。
该位表示的四个寄存器最大的增长。
三态控制位RO0-15 。输出使能时行低。
三态控制位RO16-19 。输出使能时行低。
三态控制位IO0-15 。输出使能时行低。
三态控制位IO16-19 。输出使能时行低。
OER
OEREXT
OEI
OEIEXT
P14
M13
M14
N14
I
I
I
I
4
HSP45116
IMIN （ 18：0）
RIN （ 18：0）
MOD（ 1：0 ）
MUX
ENCODE
相
输入
0
注册
14
0
16
R.ENPHREG
CLK
R
E
16
1
R
E
邻菲罗啉
R.PMSEL
MS INPUT
注册
R
E
16
32
32
R
E
G
CLK
＆ GT ;
OFFSET
频率
R.ENCFREG注册
SIN / COS
争论
32
相
A
D
D
E
R
20
R
E
CLK
32
MUX
32
16
正弦/余弦
发电机16
SIN 16
COS 16
1
32
R
E
32
CLK
0
32
0
解码器
R.ENOFREG
R.CLROFR
R.PMSEL
R.ENPHREG
R.ENCFREG
R.ENOFREG
R.CLROFR
R.LOAD
R.ENPHAC
R.MODPI/2PI
R.RBYTILD
R.ENTIREG
R
E
CLK
PACO
相
累加器
中心频率
注册
频率
加法器
2
相
注册
IMIN （ 18：0）
RIN （ 18：0）
C(15:0)
16
＆ GT ;
G
16
＆ GT ;
G
MSEN
＆ GT ;
G
LS输入
注册
16
R
E
＆ GT ;
G
LSEn
AD（ 1：0 ）
CS
WR
＆ GT ;
G
＆ GT ;
G
PMSEL
ENPHREG
ENCFREG
ENOFREG
CLROFR
R
E
G
负载
ENPHAC
MODPI/2PI
RBYTILD
ENTIREG
CLK
相
累加器
加法器
MUX
32
A
D
D
E
R
32
R
E
CLK
0
1
相
累加器
注册MSB
＆ GT ;
G
相
加法器
＆ GT ;
CLK
0
0
MUX
32
1
32
A
D
D
E
R
0
16
R
E
CLK
＆ GT ;
G
高16位
15
＆ GT ;
G
R.ENPHAC
R.LOAD
PACI
PACI
32
16个LSB
R.MODPI/2PI
功能框图
SH（ 1：0 ）
ENI
加
PEAK
BINFMT
R
E
G
CLK
R.SH （1： 0）
R.ENI
R.ACC
R.PEAK
R.BINFMT
完成
时间
32
增量
时间
累加器
注册
R
E
CLK
32
CLK
32
加法器
R.RBYTILD
R.SH （1： 0）
R.ENI
R.ACC
R.PEAK
R.BINFMT
＆ GT ;
R
E
天工
＆ GT ;
G
＆ GT ;
G
R.ENTIREG
32
时间累计
TICO PACO
OEI
OEIEXT
OER
OEREXT
OUTMUX （1： 0）
CLK
0
5
0
＆ GT ;
G
MUX
R
E
32
1
HSP45116A
数据表
1999年4月
网络文件编号
4156.3
数控振荡器/
调制器
Intersil的HSP45116A结合了高性能
正交数控振荡器（ NCO ）和
高速16位复数乘法器/累加器（ CMAC ）
在单个IC上。这种功能组合允许
复数矢量由内部生成的相乘
（ COS ， SIN）向量的正交调制和
解调。如图所示的框图，该
HSP45116A被分为三个主要部分。相位/
频率控制部分氟化碳（PFCs ）和正弦/余弦
部分一起形成一个复杂的NCO 。 CMAC的乘法
该正弦/余弦节的与外部的输出
复杂的矢量。
将输入的相位/频率控制部分组成
的微处理器接口和独立的控制线。
的PFCS的相位分辨率为32位，这导致了
频率分辨率高于0.013Hz在52MHz的更好。该
在PFC的输出正弦和余弦的说法。
复杂的正弦波的无杂散动态范围
超过-90dBc的更大。
从正弦/余弦节的输出向量是一个
输入到复数乘法器/累加器。该CMAC
由外部复杂的矢量乘以这个（ COS ， SIN）载体
并且可以累积的结果。将得到的复矢量
可通过两个20位输出端口，以维持
90dB的频谱纯度。此结果可积累
在内部实现一个累加和转储过滤器。
正交下变频器可实现
加载的中心频率成相位/频率
控制部分。被降频转换的信号与
CMAC的，其中由相乘的数据的矢量输入
从正弦/余弦节旋转矢量。由此产生的
复杂的输出是下变频信号。该位
为CMAC和复杂的输出位置和宽度
累加器（ACC）是可编程的。
特点
NCO与CMAC在一块芯片上
52MHz的版本
32位频率控制
16位相位调制
16位CMAC
0.013Hz调谐分辨率为52MHz的
可编程舍入选项
寄生频率分量< -90dBc
完全静态CMOS
应用
频率合成
调制 - AM，FM ， PSK ， FSK ， QAM
解调， PLL
移相器
极地笛卡尔转换
订购信息
产品型号
HSP45116AVC-52
温度。
RANGE （
o
C)
0到70
包
160 Ld的MQFP
PKG 。号
Q160.28x28
框图
向量输入
R
I
正弦/
余弦
争论
微处理器
接口
个人
控制信号的
PHASE /
频率
控制
部分
罪
正弦/
余弦
部分
COS
CMAC
R
I
矢量输出
3-197
注意：这些器件对静电放电敏感;遵循正确的IC处理程序。
http://www.intersil.com或407-727-9207
|
版权
Intersil公司1999
HSP45116A
引脚
160 LEAD MQFP
顶视图
NC
V
CC
IMIN1
GND
IMIN2
IMIN3
IMIN4
IMIN5
IMIN6
IMIN7
IMIN8
IMIN9
IMIN10
IMIN11
IMIN12
V
CC
IMIN13
GND
IMIN14
IMIN15
IMIN16
IMIN17
IMIN18
IO19
IO18
IO17
IO16
IO15
V
CC
GND
IO14
IO13
IO12
IO11
IO10
GND
V
CC
IO9
IO8
IO7
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
160
159
158
157
156
155
154
153
152
151
150
149
148
147
146
145
144
143
142
141
140
139
138
137
136
135
134
133
132
131
130
129
128
127
126
125
124
123
122
121
IMIN0
RIN18
RIN17
RIN16
RIN15
RIN14
GND
RIN13
RIN12
RIN11
RIN10
RIN9
RIN8
RIN7
RIN6
RIN5
RIN4
RIN3
RIN2
GND
RIN1
V
CC
RIN0
SH1
SH0
加
ENPHREG
ENOFREG
PEAK
RBYTILD
BINFMT
GND
天工
V
CC
MOD1
MOD0
PACI
负载
PMSEL
NC
120
119
118
117
116
115
114
113
112
111
110
109
108
107
106
105
104
103
102
101
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
NC
GND
IO6
IO5
IO4
IO3
GND
IO2
IO1
V
CC
IO0
RO19
GND
RO18
RO17
RO16
RO15
RO14
V
CC
RO13
RO12
RO11
GND
RO10
RO9
V
CC
RO8
RO7
GND
RO6
RO5
RO4
RO3
V
CC
RO2
RO1
RO0
GND
DET1
DET0
CLROFR
ENCFREG
ENPHAC
ENTIREG
ENI
MODPI/2PI
CS
GND
CLK
V
CC
AD1
AD0
WR
C15
C14
C13
C12
C11
C10
C9
C8
GND
C7
C6
C5
C4
C3
C2
C1
C0
OUTMUX1
OUTMUX0
GND
OER
RND
OEREXT
OEIEXT
OEI
PACO
NC
3-198
HSP45116A
引脚说明
名字
V
CC
数
22, 34, 50, 87, 95,
102, 111, 124, 132,
145, 159
7, 20, 32, 48, 62, 73,
83, 92, 98, 108,
114, 119, 125, 131,
143, 157
54-61, 63-70
51, 52
47
53
TYPE
-
+ 5V电源输入。
描述
GND
-
电源地输入。
C0-15
AD0-1
CS
WR
I
I
I
I
控制输入总线装载相位和频率数据到PFCS 。 C15是MSB。
地址引脚，用于选择C0-15的数据目的地。 AD1是MSB。
片选（低电平有效） 。
写使能。数据移入在WR的上升沿被AD0-1选择输入寄存器
当CS为低。
时钟。所有的寄存器，除了控制寄存器时钟与WR ，都是主频（启用时）
由CLK的上升沿。
相位寄存器使能（低电平有效） 。由CLK登记在芯片上。当低电平有效，之后被
主频芯片上， ENPHREG实现了数据的时钟进入相位寄存器。
频率偏移寄存器使能（低电平有效） 。由CLK登记在芯片上。当激活时，后
作为其时钟芯片上， ENOFREG使频率的时钟偏移数据转换到频
偏移寄存器。
中心频率寄存器使能（低电平有效） 。由CLK登记在芯片上。当激活时，后
作为其时钟芯片上， ENCFREG使数据的时钟到中心频率寄存器。
相位累加器寄存器使能（低电平有效） 。由CLK登记在芯片上。当激活时，后
作为其时钟芯片上， ENPHAC使相位累加器寄存器的时钟。
时间间隔控制寄存器使能（低电平有效） 。由CLK登记在芯片上。当激活时，后
作为其时钟芯片上， ENTIREG使数据的时钟到时间累加寄存器。
实部和虚部数据输入寄存器（ RIR ， IIR ）使能（低电平有效） 。以挂号芯片
CLK 。当激活时，作为其时钟芯片上后， ENI使数据的时钟到真实
假想的输入数据寄存器中。
模
π/2π
选择。当低，正弦和余弦ROM的寻址模2π （ 360
度） 。当高，最显着的地址位保持为低电平，使得ROM的寻址
模
π
（180度） 。此输入由时钟登记在芯片上。这种控制引脚被列入
进行FFT处理。
频率偏移寄存器输出的零（低有效）。由CLK登记在芯片上。当激活时，
作为其时钟芯片上后， CLROFR归零的频率偏移寄存器中的数据路径
到频率加法器。新的数据仍然可以读入频率偏移寄存器;
CLROFR不影响该寄存器的内容。
相位累加器负载控制（低电平有效） 。由CLK登记在芯片上。零反馈路径
在没有清除相位累加器寄存器中的相位累加器。
外部调制控制位。当与PMSEL线选择时，这些位加0 ，90，180 ，
或270度偏移的相位累加器的当前阶段。的相位的低14位
控制路径被设置为零。
这些位被装入相位寄存器时ENPHREG低。
MOD1
0
0
1
1
MOD0
0
1
0
1
相移（度）
0
90
270
180
CLK
49
I
ENPHREG
27
I
ENOFREG
28
I
ENCFREG
42
I
ENPHAC
43
I
ENTIREG
44
I
ENI
45
I
MODPI/2PI
46
I
CLROFR
41
I
负载
38
I
MOD0-1
35, 36
I
3-199
HSP45116A
引脚说明
名字
PMSEL
（续）
TYPE
I
描述
相位调制选择线路。该行确定数据的来源移入阶段
注册。当高，相位控制寄存器中选择。当为低电平时，外部调制引脚
（ MOD0-1 ）被选择为最显著2比特和至少显著两个比特和所述至少
显著14位被设置为零。这种控制是由CLK的注册。
ROM绕道，定时器装载（低电平有效） 。由CLK注册。这个输入绕过该正弦/余弦
ROM中，以使16位相位加法器的输出和低16位的相位累加器的直接进入
到的CMAC的正弦和余弦输入端。它还使装载的定时器
累加器归零在累加器反馈登记。
相位累加器进位输入（低电平有效） 。在这个引脚上的低电平使相位累加器
由一个除数值中的相位累加器寄存器和频率递增
加法器。
相位累加器的进位输出。低电平有效和CLK注册。这个输出一个低电平表示
该相位累加器在佛罗里达州欠，即一正弦月底/余弦周期已
抵达。
时间间隔蓄能器的进位输出。低电平有效，由CLK注册。这个输出变低
当由时间间隔累加器产生的进位。这个功能被提供到超时
控制活动，如同步寄存器时钟到数据的时间。
真正的输入数据总线。 RIN18是MSB。这是外部实分量成复
乘数。该总线的时钟频率为实际输入数据寄存器由CLK时ENI是断言。两公司
补充。
假想的输入数据总线。 IMIN18是MSB。这是外部虚分量进
复数乘法器。该总线的时钟频率为实际输入数据寄存器由CLK的时候是ENI
断言。二进制补码。
换档控制输入。这些行控制RIN的输入转换器和IIN输入复杂的
乘数。变速控制是常见于在两个总线的转换器。
SH1
0
0
1
1
SH0
0
1
0
1
选择的位
RIN0-15 ， IMIN0-15
RIN1-16 ， IMIN1-16
RIN2-17 ， IMIN2-17
RIN3-18 ， IMIN3-18
数
39
RBYTILD
30
I
PACI
37
I
PACO
79
O
天工
33
O
RIN0-18
2-6, 8-19, 21, 23
I
IMIN0-18
1, 138-142, 144,
146-156, 158
I
SH0-1
24, 25
I
加
26
I
累积/转储控制。该输入控制复杂的蓄电池及其控股
寄存器。当高，累加器累加和保持寄存器被禁用。当
低，在累加器反馈置零，以使蓄能器加载。
保持寄存器被使能时钟中的累积的结果。该输入是
由CLK注册。
BINFMT
31
I
此输入用于将2的补码输出转换为偏移二进制（无符号），用于
使用D / A转换器的应用程序。当低，位RO19和IO19从内部倒
2的补码表示。此输入由CLK注册。
这使得输入的峰值检测块浮动点检测的功能。当高，
最大比特生长在输出保持寄存器进行编码并输出的DET0-1引脚。
当峰值输入有效时，该块浮动点检测器输出将跟踪最大
增长保持寄存器，包括当时的峰值在保持寄存器中的数据
被激活。
PEAK
29
I
3-200
HSP45116A
引脚说明
名字
OUTMUX0-1
（续）
TYPE
I
描述
这些输入选择数据，以将在RO0-19和IO0-19输出。
搞出来
MUX MUX
1
0
0
0
1
1
0
1
0
1
数
71, 72
RO16-19
RO0-15
IO16-19
IO0-15
真正的CMAC真正CMAC的Imag CMAC的Imag CMAC
31-34
15-30
31-34
15-30
真正的CMAC 0 ，实
IMAG CMAC 0的Imag
31-34
CMAC 0-14 31-34
CMAC 0-14
真正的ACC
16-19
版权所有
真正的ACC
0-15
版权所有
IMAG ACC
16-19
版权所有
IMAG ACC
0-15
版权所有
RO0-19
84-86, 88-91, 93,
94, 96, 97, 99-101,
103-107, 109
110, 112, 113,
115-118, 121-123,
126-130, 133-137
81, 82
O
真正的输出数据总线。 R19是MSB。这三态输出由OER和控制
OEREXT 。 OUTMUX0-1选择总线上的数据输出。
IO0-19
O
假想的输出数据总线。 I19是MSB。这三态输出由OEI和控制
OEIEXT 。 OUTMUX0-1选择总线上的数据输出。
DET0-1
O
这些输出引脚表明生长在累加器的位的数目。而PEAK低，
这些引脚指示峰值的增长。该探测器检查位15-18 ，实与虚
蓄能器保持寄存器和位的实部和虚CMAC保持寄存器30-33 。
该位表示的四个寄存器最大的增长。
比特数
增长高于2的
o
0
1
2
3
DET 1
0
0
1
1
DET 0
0
1
0
1
OER
OEREXT
OEI
OEIEXT
RND
74
76
78
77
75
I
I
I
I
I
三态控制位RO0-15 。输出使能时行低。
三态控制位RO16-19 。输出使能时行低。
三态控制位IO0-15 。输出使能时行低。
三态控制位IO16-19 。输出使能时行低。
轮启用。此输入可实现从9至20位四舍五入的输出数据的精确度。这
输入激活“低” 。该输入必须接高电平或低电平。
3-201
HSP45116
数据表
1999年5月
网络文件编号
2485.7
数控
振荡器/调制器
Intersil的HSP45116将高性能
正交数控振荡器（ NCO ）和
高速16位复数乘法器/累加器（ CMAC ）
在单个IC上。这种功能组合允许
复数矢量由内部生成的相乘
（ COS ， SIN）向量的正交调制和
解调。如图所示的框图，该
HSP45116被分为三个主要部分。该
相位/频率控制部分氟化碳（PFCs ）和
正弦/余弦部分一起形成一个复杂的NCO 。该
CMAC乘以正弦/余弦节的与所述输出
外部复杂的矢量。
将输入的相位/频率控制部分组成
的微处理器接口和独立的控制线。
的PFCS的相位分辨率为32位，这导致了
频率分辨率小于0.008Hz频率为33MHz更好。该
在PFC的输出正弦和余弦的说法。
复杂的正弦波的无杂散动态范围
超过-90dBc的更大。
从正弦/余弦节的输出向量是一个
输入到复数乘法器/累加器。该CMAC
由外部复杂的矢量乘以这个（ COS ， SIN）载体
并且可以累积的结果。将得到的复矢量
可通过两个20位输出端口，以维持
90dB的频谱纯度。此结果可积累
在内部实现一个累加和转储过滤器。
正交下变频器可实现
加载的中心频率成相位/频率
控制部分。被降频转换的信号与
CMAC的，其中由相乘的数据的矢量输入
从正弦/余弦节旋转矢量。由此产生的
复杂的输出是下变频信号。
特点
NCO与CMAC在一块芯片上
15MHz的， 25.6MHz ， 33MHz的版本
32位频率控制
16位相位调制
16位CMAC
0.008Hz调谐分辨率为33MHz的
寄生频率分量< -90dBc
完全静态CMOS
应用
频率合成
调制 - AM，FM ， PSK ， FSK ， QAM
解调， PLL
移相器
极地笛卡尔转换
订购信息
产品型号
HSP45116VC-15
HSP45116VC-25
HSP45116GC-15
HSP45116GC-25
HSP45116GC-33
HSP45116GI-15
HSP45116GI-25
HSP45116GI-33
HSP45116GM-15/883
HSP45116GM-25/883
HSP45116AVC-52
温度。
RANGE （
o
C)
0到70
0到70
0到70
0到70
0到70
-40到85
-40到85
-40到85
-55至125
-55至125
0到70
包
PKG 。号
160 Ld的MQFP Q160.28x28
160 Ld的MQFP Q160.28x28
145 Ld的CPGA G145.A
145 Ld的CPGA G145.A
145 Ld的CPGA G145.A
145 Ld的CPGA G145.A
145 Ld的CPGA G145.A
145 Ld的CPGA G145.A
145 Ld的CPGA G145.A
145 Ld的CPGA G145.A
160 Ld的MQFP Q160.28x28
这部分有HSP45116A在其自己的数据表， AnswerFAX
文件编号。 4156 。
框图
向量输入
R
I
正弦/
余弦
争论
微处理器
接口
个人
控制信号的
PHASE /
频率
控制
部分
罪
正弦/
余弦
部分
COS
CMAC
R
I
矢量输出
1
注意：这些器件对静电放电敏感;遵循正确的IC处理程序。
http://www.intersil.com或407-727-9207
|
版权
Intersil公司1999
HSP45116
引脚配置
145 PIN PGA
顶视图
1
A
V
CC
2
IMIN
4
IMIN
1
凛
18
凛
17
凛
14
凛
11
凛
9
凛
6
凛
1
凛
0
加
3
IMIN
8
IMIN
5
IMIN
2
IMIN
0
凛
16
凛
12
凛
8
凛
5
凛
4
SH
1
RBYTILD
4
IMIN
9
IMIN
7
IMIN
3
指数
5
IMIN
11
IMIN
10
IMIN
6
6
IMIN
15
IMIN
13
IMIN
12
7
IMIN
16
IMIN
14
IMIN
17
8
GND
9
V
CC
10
IO
18
IO
14
IO
13
11
IO
15
IO
11
IO
9
12
IO
12
IO
8
IO
6
13
IO
10
IO
7
IO
4
IO
3
IO
0
RO
14
RO
9
RO
8
RO
5
RO
1
PACO
14
GND
15
V
CC
A
GND
B
凛
15
凛
13
凛
10
凛
7
V
CC
IO
19
IMIN
18
IO
16
IO
17
IO
5
IO
1
RO
19
RO
16
RO
13
RO
12
RO
7
RO
4
RO
2
DET
1
OEI
IO
2
RO
18
RO
17
RO
15
RO
11
RO
10
GND
B
C
C
D
D
E
E
F
F
G
G
GND
H
凛
3
凛
2
SH
0
ENPH
REG
ENOF
REG
天工
P
H
V
CC
J
RO
6
RO
3
RO
0
DET
0
N
J
K
K
L
L
PEAK
M
MOD
1
MOD
0
负载
ENCF
REG
MODPI
/2PI
CS
AD
0
AD
1
C
14
C
15
GND
C
13
C
10
C
12
9
C
8
C
9
C
11
10
C
2
C
6
C
7
11
OUT-
MUX
1
C
3
C
5
12
OEREXT
M
BINFMT
N
OUT-
MUX
0
C
1
C
4
13
OEIEXT
PACI
PMSEL CLROFR ENTIREG
OER
GND
P
Q
V
CC
GND
ENPHAC
ENI
CLK
WR
V
CC
C
0
14
V
CC
Q
1
2
3
4
5
6
7
8
15
2
HSP45116
引脚配置
（续）
145 PIN PGA
底部视图
15
A
V
CC
14
GND
13
IO
10
IO
7
IO
4
IO
3
IO
0
RO
14
RO
9
RO
8
RO
5
RO
1
PACO
12
IO
12
IO
8
IO
6
11
IO
15
IO
11
IO
9
10
IO
18
IO
14
IO
13
9
V
CC
8
GND
7
IMIN
16
IMIN
14
IMIN
17
6
IMIN
15
IMIN
13
IMIN
12
5
IMIN
11
IMIN
10
IMIN
6
4
IMIN
9
IMIN
7
IMIN
3
指数
3
IMIN
8
IMIN
5
IMIN
2
IMIN
0
凛
16
凛
12
凛
8
凛
5
凛
4
SH
1
RBYTILD
2
IMIN
4
IMIN
1
凛
18
凛
17
凛
14
凛
11
凛
9
凛
6
凛
1
凛
0
加
1
V
CC
A
B
IO
2
RO
18
RO
17
RO
15
RO
11
RO
10
GND
IO
5
IO
1
RO
19
RO
16
RO
13
RO
12
RO
7
RO
4
RO
2
DET
1
OEI
IO
16
IO
17
IO
19
IMIN
18
GND
B
凛
15
凛
13
凛
10
凛
7
V
CC
C
C
D
D
E
E
F
F
G
G
GND
H
凛
3
凛
2
SH
0
ENPH
REG
ENOF
REG
天工
P
H
V
CC
J
RO
6
RO
3
RO
0
DET
N
0
GND
P
J
K
K
L
L
OEREXT
M
MOD
1
OUT-
MUX
1
C
3
C
5
12
C
2
C
6
C
7
11
C
8
C
9
C
11
10
C
13
C
10
C
12
9
C
14
C
15
GND
AD
0
AD
1
V
CC
WR
CLK
ENI
ENPHAC
MODPI
/2PI
CS
ENCF
REG
负载
MOD
0
PEAK
M
OEIEXT
OUT-
MUX
0
C
1
BINFMT
N
OER
ENTIREG CLROFR PMSEL
PACI
Q
V
CC
C
0
C
4
13
GND
V
CC
Q
15
14
8
7
6
5
4
3
2
1
3
HSP45116
引脚配置
（续）
160LEAD MQFP
顶视图
NC
V
CC
IMIN1
GND
IMIN2
IMIN3
IMIN4
IMIN5
IMIN6
IMIN7
IMIN8
IMIN9
IMIN10
IMIN11
IMIN12
V
CC
IMIN13
GND
IMIN14
IMIN15
IMIN16
IMIN17
IMIN18
IO19
IO18
IO17
IO16
IO15
V
CC
GND
IO14
IO13
IO12
IO11
IO10
GND
V
CC
IO9
IO8
IO7
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
160
159
158
157
156
155
154
153
152
151
150
149
148
147
146
145
144
143
142
141
140
139
138
137
136
135
134
133
132
131
130
129
128
127
126
125
124
123
122
121
IMIN0
RIN18
RIN17
RIN16
RIN15
RIN14
GND
RIN13
RIN12
RIN11
RIN10
RIN9
RIN8
RIN7
RIN6
RIN5
RIN4
RIN3
RIN2
GND
RIN1
V
CC
RIN0
SH1
SH0
加
ENPHREG
ENOFREG
PEAK
RBYTILD
BINFMT
GND
天工
V
CC
MOD1
MOD0
PACI
负载
PMSEL
NC
120
119
118
117
116
115
114
113
112
111
110
109
108
107
106
105
104
103
102
101
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
NC
GND
IO6
IO5
IO4
IO3
GND
IO2
IO1
V
CC
IO0
RO19
GND
RO18
RO17
RO16
RO15
RO14
V
CC
RO13
RO12
RO11
GND
RO10
RO9
V
CC
RO8
RO7
GND
RO6
RO5
RO4
RO3
V
CC
RO2
RO1
RO0
GND
DET1
DET0
CLROFR
ENCFREG
ENPHAC
ENTIREG
ENI
MODPI/2PI
CS
GND
CLK
V
CC
AD1
AD0
WR
C15
C14
C13
C12
C11
C10
C9
C8
GND
C7
C6
C5
C4
C3
C2
C1
C0
OUTMUX1
OUTMUX0
GND
OER
V
CC
OEREXT
OEIEXT
OEI
PACO
NC
4
HSP45116
引脚说明
名字
V
CC
GND
C0-15
AD0-1
CS
WR
CLK
ENPHREG
ENOFREG
ENCFREG
ENPHAC
ENTIREG
数
A1， A9 ，A15 ，G1
J15 ， Q1 ， Q7 ， Q15
A8 ，A14， B1 ，H1
H15 ， P15 ， Q2 ， Q8
N8-11 ， P8-13 ，
Q9-14
N7 ， P7
P6
Q6
Q5
M1
N1
N5
Q3
P5
TYPE
-
-
I
I
I
I
I
I
I
I
I
I
+ 5V电源输入。
电源地输入。
控制输入总线装载相位和频率数据到PFCS 。 C15是MSB。
地址引脚，用于选择C0-15的数据目的地。
片选（低电平有效） 。
写使能。数据移入上时， WR的上升沿被AD0-1选择寄存器
CS线为低。
时钟。所有的寄存器，除了控制寄存器时钟与WR ，都是主频（启用时）
由CLK的上升沿。
相位寄存器使能（低电平有效） 。由CLK登记在芯片上。当激活时，被后
主频芯片上， ENPHREG实现了数据的时钟进入相位寄存器。
频率偏移寄存器使能（低电平有效） 。由CLK登记在芯片上。当激活时，后
作为其时钟芯片上， ENOFREG使数据时钟为频率偏移寄存器。
中心频率寄存器使能（低电平有效） 。由CLK登记在芯片上。当激活时，后
作为其时钟芯片上， ENCFREG使数据的时钟到中心频率寄存器。
相位累加器寄存器使能（低电平有效） 。由CLK登记在芯片上。当激活时，后
作为其时钟芯片上， ENPHAC使相位累加器寄存器的时钟。
时间间隔控制寄存器使能（低电平有效） 。由CLK登记在芯片上。当激活时，
后被主频芯片上， ENTIREG实现数据的时钟到时累加器
注册。
实部和虚部数据输入寄存器（ RIR ， IIR ）使能（低电平有效） 。以挂号芯片
CLK 。当激活时，作为其时钟芯片上后， ENI使数据的时钟到真实
假想的输入数据寄存器中。
模
π/2π
选择。当低，正弦和余弦ROM的寻址模2π （ 360
度） 。当高，最显着的地址位保持为低电平，这样的ROM是
处理模
π
（180度） 。此输入由时钟登记在芯片上。
频率偏移寄存器输出的零（低有效）。由CLK登记在芯片上。当激活时，
后被主频芯片上， CLROFR归零从频率数据路径的偏移寄存器
频率加法器。新的数据仍然可以读入频率偏移寄存器; CLROFR
不影响该寄存器的内容。
相位累加器负载控制（低电平有效） 。由CLK登记在芯片上。零反馈路径
在没有清除相位累加器寄存器中的相位累加器。
外部调制控制位。当与PMSEL线选择时，这些位加0，90，
180 ，或270度偏移的相位累加器的当前阶段。的低14位
相位控制路径被设置为零。
这些位被装入相位寄存器时ENPHREG低。
PMSEL
P3
I
相位调制选择线路。该行确定数据的来源移入阶段
注册。当高，相位控制寄存器中选择。当为低电平时，外部调制引脚
（ MOD0-1 ）被选择为最显著2比特和至少显著两个比特和所述
至少显著14位被设置为零。这种控制是由CLK的注册。
ROM绕道，定时器装载。低电平有效，由CLK注册。这个输入绕过该正弦/余弦
ROM中，以使16位相位加法器的输出和低16位的相位累加器的去
直接将CMAC的正弦和余弦输入端。这也使加载定时器
累加器归零在累加器反馈登记。
相位累加器进位输入（低电平有效） 。在这个引脚上的低电平使相位累加器
通过增加一，除了这些值中的相位累加器寄存器和频率
加法器。
描述
ENI
Q4
I
MODPI/2PI
N6
I
CLROFR
P4
I
负载
MOD0-1
N4
M3 ， N3
I
I
RBYTILD
L3
I
PACI
P2
I
5
查看更多HSP45116AVC-52PDF信息
推荐型号
HY27US16121M
HR30-6PB-6P
HX6356XBHT
HDSP-316Y-GK200
HLMP-3351-D0001
HES050ZD-A
HYB18S128800TCL-37
HD64F2238
HM534251BJ-8
HPS12S-N3R004
HDSP-A213-0B000
HDSP-F211
HDSP-4601-IJ300
HEDL-6443-AT02
HMC544E
HEDS-6500-A10
HDSP-3603-I0400
HEF4519BP
HM78-45271LF
H03H
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
    深圳市壹芯创科技有限公司
    QQ： 点击这里给我发消息 QQ：2880707522 复制 点击这里给我发消息 QQ：2369405325 复制

    电话：0755-82780082
    联系人：杨小姐
    地址：深圳市福田区振兴路156号上步工业区405栋3层

    HSP45116AVC-52
    -
    -
    -
    -
    终端采购配单精选

更多配单专家
深圳市恒达亿科技有限公司
QQ： 点击这里给我发消息 QQ：3004390991 复制 点击这里给我发消息 QQ：3004390992 复制 点击这里给我发消息 QQ：1245773710 复制

电话：0755-82723761/82772189
联系人：夏先生 朱小姐
地址：深圳市福田区华强北街道赛格科技园3栋东座10楼A2（本公司为一般纳税人，可开增票）
HSP45116AVC-52
HAR
25+
4500
BGA55
全新原装现货特价销售！
深圳市毅创腾电子科技有限公司
QQ： 点击这里给我发消息 QQ：2355507163 复制 点击这里给我发消息 QQ：2355507165 复制

电话：755-83616256 // 83210909
联系人：王小姐
地址：深圳市福田区华强北街道华能大厦2502室（亚太地区XILINX（赛灵思）、ALTERA（阿特拉）专业分销商！)
HSP45116AVC-52
NTERSIL
22+
2500
QFP
绝对全新原装！优势供货渠道！特价！请放心订购！
深圳市毅创腾电子科技有限公司
QQ： 点击这里给我发消息 QQ：2355507163 复制 点击这里给我发消息 QQ：2355507162 复制

电话：755-83219286 (FPGA原厂渠道）// 83210909 (CPLD原厂渠道）
联系人：张小姐
地址：深圳市福田区华强北街道华能大厦2502室 （亚太地区XILINX（赛灵思）、ALTERA（阿特拉）专业分销商！)
HSP45116AVC-52
INTERSIL
22+
2870
QFP
100%绝对全新原装,自己优势产品，可开17%增票,敬请查询
深圳青禾创新科技有限公司
QQ： 点击这里给我发消息 QQ：1346082250 复制 点击这里给我发消息 QQ：758462395 复制 点击这里给我发消息 QQ：3422402642 复制
电话：0755-82778126
联系人：曾先生
地址：深圳市福田区华强北上步工业区501栋317室 ★★诚信经营★★
HSP45116AVC-52
HARRIS
21+
1831
PLCC
★★一级分销商，正品
北京首天伟业科技有限公司
QQ： 点击这里给我发消息 QQ：1584878981 复制 点击这里给我发消息 QQ：2881290686 复制

电话：010-62962871、62104931、 62106431、62104891、62104791
联系人：刘经理
地址：北京市海淀区中关村大街32号和盛嘉业大厦10层1008
HSP45116AVC-52
INTERSIL
21+
9640
QFP
全新原装正品/质量有保证
深圳市乐烜科技有限公司
QQ： 点击这里给我发消息 QQ：2885411383 复制

电话：0755-23975412
联系人：钟
地址：广东省深圳市福田区华强北路广博现代之窗A座13楼13H房
HSP45116AVC-52
INTERSIL
24+
50000
原装进口支持国内外订货期货
深圳市昌和盛利电子有限公司
QQ： 点击这里给我发消息 QQ：2360675383 复制 点击这里给我发消息 QQ：1551106297 复制

电话：0755-83679110 0755-23125986
联系人：朱生/李小姐
地址：█★◆█★◣█★█◆█★深圳福田区华强北海外装饰大厦B座7B-20（门市：新亚洲电子市场4楼)★【长期高价回收全新原装正品电子元器件】
HSP45116AVC-52
【原装正品】
NEW
9992
QFP160
█◆★【专注原装正品现货】★价格最低★！量大可定！欢迎惠顾！(长期高价回收全新原装正品电子元器件)
北京人上科技有限公司
QQ： 点击这里给我发消息 QQ：5645336 复制
电话：13910052844（微信同步）
联系人：刘先生
地址：海淀区增光路27号院增光佳苑2号楼1单元1102/1202室
HSP45116AVC-52
√ 欧美㊣品
▲10/11+
9908
贴◆插
【dz37.com】实时报价有图&PDF
深圳市和谐世家电子有限公司
QQ： 点击这里给我发消息 QQ：2441261114 复制
电话：0755-82731800
联系人：付先生
地址：深圳市福田区振华路118号华丽装饰大厦2栋2单元320室
HSP45116AVC-52
HARRIS
24+
3450
QFP
只做原装正品
查询更多HSP45116AVC-52供应信息
深圳市碧威特网络技术有限公司
 复制成功！