HSP45102
数据表
2007年4月25日
FN2810.9
12位数控振荡器
Intersil的HSP45102的数控振荡器
（ NCO12 ）与32位的频率分辨率和12位输出。
拥有的无杂散动态范围69分贝和最差
0.009Hz的情况下，频率分辨率，在NCO12提供
显着的精确度频率合成解决方案，在
竞争力的价格。
要产生的频率是从两个频率选择
控制字。单一控制引脚选择哪个字用
确定输出频率。从一个切换
频率到另一个发生在一个时钟周期中，具有6个时钟
从该新的控制字是在时间流水线延迟
加载，直到t4至他新的频率出现在输出端。
两个销， P0-1 ，提供了用于相位调制。他们是
编码并添加到相位的头两个比特
蓄能器，以抵消相位90°的增量。
当第一阶段的13比特的输出偏移加法器被映射到
通过正弦ROM正弦波的振幅。该输出数据
格式为偏移二进制，以简化与D / A
转换器。在输出中的杂散频率分量
正弦小于-69dBc 。
该NCO12有应用程序的直接数字频率合成器
调制器和低成本的数字无线电，卫星终端，
和函数发生器。
特点
为33MHz ， 40MHz的版本
32位频率控制
BFSK ， QPSK调制
串行频率负载
12位正弦输出
偏移二进制输出格式
0.009Hz调谐分辨率为40MHz的
寄生频率分量<-69dBc
完全静态CMOS
·低成本
无铅加退火有（符合RoHS ）
应用
直接数字合成
- 调制
PSK通信
相关产品
- HI5731 12位， 100MHz的D / A转换器
订购信息
产品型号
HSP45102SC-33
HSP45102SC - 33Z （注）
HSP45102SC-40
HSP45102SC - 40Z （注）
HSP45102SI-3396
HSP45102SI - 33Z （注）
最热
HSP45102SC-33
HSP45102SC-33Z
HSP45102SC -40
HSP45102SC-40Z
HSP45102SI -33
HSP45102SI-33Z
温度。
范围（° C）
0至+70
0至+70
0至+70
0至+70
0至+70
0至+70
包
28 Ld的SOIC （ 300万）
28 Ld的SOIC （ 300万） （无铅）
28 Ld的SOIC （ 300万）
28 Ld的SOIC （ 300万） （无铅）
28 Ld的SOIC （ 300万） （卷带式）
28 Ld的SOIC （ 300万） （无铅）
PKG 。
DWG 。 ＃
M28.3
M28.3
M28.3
M28.3
M28.3
M28.3
注： Intersil无铅加退火产品采用特殊的无铅材料制成，模塑料/晶片的附属材料和100 ％雾锡板
终止完成，这是符合RoHS标准，既锡铅和无铅焊接操作兼容。 Intersil无铅产品MSL
分类，可达到或超过IPC / JEDEC J STD- 020对无铅要求的无铅峰值回流温度。
1
注意：这些器件对静电放电敏感;遵循正确的IC处理程序。
1-888- INTERSIL或1-888-468-3774
|
Intersil公司（和设计）是Intersil Americas Inc.公司的注册商标。
版权所有Intersil公司美洲1999年， 2004年， 2005年， 2007年版权所有
提及的所有其他商标均为其各自所有者的财产。
HSP45102
引脚说明
名字
V
CC
GND
P0-1
CLK
SCLK
SEL_L / M
SFTEN
MSB / LSB
ENPHAC
SD
TXFR
I
I
I
I
I
I
I
I
I
TYPE
+ 5V电源引脚。
地
相位调制输入（成为四个时钟的流水线延迟后激活） 。为0°的相移，90°，
180 °，或270° ，可以选择如表1所示。
NCO时钟。 （ CMOS电平）
该引脚时钟频率控制移位寄存器。
高该输入选择至少显着的32位的64位的频率寄存器作为输入到
相位累加器;低选择最显着的32位。
有源低输入实现频率寄存器的移位。
该输入选择频率寄存器的移位方向。在此输入的低数据转移LSB
科幻RST ;高班在数据连接MSB在前。
该引脚为低电平时，使所述相位累加器的时钟。该输入具有一个流水线延迟
四时钟。
该引脚上的数据转移到频率寄存器由SCLK的上升沿时SFTEN低。
这个低电平有效输入的时钟到芯片上通过CLK和四的流水线延迟后变为有效
时钟。当低，由SEL_L选择的频率控制字/ M从频率传输
注册到相位累加器的输入寄存器。
该输入被激活后，网络连接的管道已经延迟时钟。时低，在相位的反馈
累加器归零。
输出数据。 OUT0为LSB 。无符号。
描述
负载
OUT0-11
I
O
所有的输入都是TTL电平，除CLK的。
上划线表示低电平有效的信号。
3
FN2810.9
2007年4月25日
HSP45102
相位偏移加法器
R.P0-1
P0-1
ENPHAC
TXFR
负载
CLK
4-DLY
R
E
G
R.P0-1
R.ENPHAC
R.TXFR
R.LOAD
CLK
R
E
G
/
‘0’
32
MUX
1
/ 32
A
D
D
E
R
/
13个MSB
A
D
D
E
R
13
/
CLK
R
E
G
/
13
R
E
G
正弦
只读存储器
/
CLK
12
2-DLY
R
E
G
OUT0-11
频率
控制
部分
64-BIT
移
REG
SD
SCLK
SFTEN
MSB / LSB
SEL_L / M
/
/
1
32
32
FRCTRL
0-31
FRCTRL
32-63
R.LOAD
累加器
输入
注册
MUX
/ 32
R.TXFR
CLK
R
E
G
/ 32
0
/ 32
/ 32
R
E
G
/ 32
0
R.ENPHAC
CLK
（高选择FRCTRL0-31 ，低电平选择FRCTRL32-63 ）
相位累加器
图1 NCO - 12功能框图
功能说明
在NCO12产生一个12位的正弦信号，其频率
和相位进行数字控制。正弦频率
波是由两个32位字中的一个来确定。选择
有源字由SEL_L / M制成。的相位
输出由2比特的输入P0-1 ，它用于控制
选择一个相位为0°偏移，90° ，180°，或270°。
如图所示的框图中， NCO12由一个
频率控制部分，相位累加器，相位
偏移加法器和一个正弦ROM中。频率控制
节串联加载频率控制字进
频率寄存器。相位累加器和相位
偏移使用频率加法计算的相位角
控制字和两个相位调制输入。正弦
ROM的生成所计算的相位角的正弦值。该
的12位输出的格式为偏移二进制。
相位调制比特P0-1 。的体系结构示于
图1中最显着的13位的32位的相
累加器求和与两比特的相位偏移
生成的13位的相位输入到正弦罗。的值
0对应于0°时，为1000的十六进制值
对应于180°的值。
相位累加器的量进相
编程到频率控制寄存器。输出
频率等于：
f
LO
=
(
N
×
f
CLK
2
32
),
or
（当量1）
f
OUT
32
,
N
=
INT
-------------
2
f
CLK
（当量2）
频率控制部分
在图1所示的连续的频率控制部分
加载频率数据转换成一个64位双向移位
注册。移位方向选择与MSB / LSB
输入。当此输入为高时，频率控制字的
SD输入被移入移位寄存器MSB科幻RST 。当
MSB / LSB是低的数据移入LSB科幻RST 。登记
转移在SCLK的上升沿时SFTEN低。该
这些信号的时序示于图2A和2B 。
在64位的频率寄存器被发送到相
其中32位被选中来控制蓄压节
正弦输出的频率。
其中，N是32位的频率控制字的即
编程。 INT [ ]是计算的整数。为
例如，如果控制字是20000000十六进制和
时钟频率为30MHz ，则输出频率将
为F
CLK
/ 8或3.75MHz 。
频率控制多路选择至少
从64位的频率控制寄存器显着的32位
当SEL_L / M为高，而最显着的32位
当SEL_L / M为低。当只有一个频率字是
需要的话， SEL_L / M和MSB / LSB必须是两个或高
既低。这是由于这样的事实，即当一个频率
控制字被加载到移位寄存器的LSB音响首先，它
进入通过寄存器的最显着的一点。后
32位被移入后，它们将驻留在32最
64位寄存器的显着位。
当TXFR被声明时，选择用频率的32位
控制多路转换器被移入相位累加器
FN2810.9
2007年4月25日
相位累加器节
相位累加器和相位偏移加法器计算
从所述频率控制字的正弦波的相位和
4
HSP45102
输入寄存器。在每一时钟时，该寄存器的内容是
求和与累加器的当前内容到步骤到
新阶段。相位累加器的步进可以是
通过举办ENPHAC高抑制。相位累加器
可以与该值被装入输入寄存器通过认定
负荷，这归零反馈到相位累加器。
相位加法求和编码的相位调制的比特
P0-1和相位累加器的输出，以抵消
相位0°，90 °，180°或270°。这两个比特被编码到
产生于表1中该阶段中所示的相位映射
提供了映射，可直接连接到同相
和正交数据位为QPSK调制。
表1相映射
P0-1 CODING
P1
0
0
1
1
P0
0
1
0
1
相移（度）
0
90
270
180
ROM节
该ROM部生成从该12位的正弦值
13位输出的相位加法器。输出格式为偏移
二，范围从001到FFF十六进制中心
约800十六进制。
SCLK
SD
SFTEN
0
1
2
61
62
63
MSB / LSB
图2A 。高频负载处于使能SFTEN
SCLK
SD
SFTEN
MSB / LSB
0
1
2
61
62
63
图2B 。高频负载控制下的SCLK
CLK
负载
TXFR
ENPHAC
SEL_L / M
OUT0-11
1
2
3
4
5
6
7
8
9
10
11
新
数据
图3. I / O时序
5
FN2810.9
2007年4月25日
HSP45102
数据表
2005年9月6日
FN2810.8
12位数控振荡器
Intersil的HSP45102的数控振荡器
（ NCO12 ）与32位的频率分辨率和12位输出。
拥有的无杂散动态范围69分贝和最差
0.009Hz的情况下，频率分辨率，在NCO12提供
显着的精确度频率合成解决方案，在
竞争力的价格。
要产生的频率是从两个频率选择
控制字。单一控制引脚选择哪个字用
确定输出频率。从一个切换
频率到另一个发生在一个时钟周期中，具有6个时钟
从该新的控制字是在时间流水线延迟
加载，直到t3至他新的频率出现在输出端。
两个销， P0-1 ，提供了用于相位调制。他们是
编码并添加到相位的头两个比特
蓄能器，以抵消相位90°的增量。
在第一阶段的13位输出偏移加法器被映射到
通过正弦ROM中的正弦波幅值。该输出数据
格式为偏移二进制，以简化与D / A
转换器。在输出中的杂散频率分量
正弦小于-69dBc 。
该NCO12有应用程序的直接数字频率合成器
调制器和低成本的数字无线电，卫星终端，
和函数发生器。
特点
为33MHz ， 40MHz的版本
32位频率控制
BFSK ， QPSK调制
串行频率负载
12位正弦输出
偏移二进制输出格式
0.009Hz调谐分辨率为40MHz的
寄生频率分量<-69dBc
完全静态CMOS
·低成本
无铅加退火用（符合RoHS）
应用
直接数字合成
- 调制
PSK通信
相关产品
- HI5731 12位， 100MHz的D / A转换器
订购信息
产品型号
HSP45102SC-33
HSP45102SC - 33Z （注）
HSP45102SC-40
HSP45102SC - 40Z （注）
HSP45102SI-3396
最热
HSP45102SC-33
HSP45102SC-33Z
HSP45102SC-40
HSP45102SC-40Z
TEMP 。范围（° C）
0到70
0到70
0到70
0到70
包
28 Ld的SOIC
28 Ld的SOIC （无铅）
28 Ld的SOIC
28 Ld的SOIC （无铅）
PKG 。 DWG 。 ＃
M28.3
M28.3
M28.3
M28.3
M28.3
28 Ld的SOIC卷带
框图
CLK
PO-1
MSB / LSB
SFTEN
SD
SCLK
频率
控制
部分
负载
TXFR
ENPHAC
SEL_L / M
32
32
相
累加器
13
相
OFFSET
加法器
13
正弦
只读存储器
12
OUT0-11
1
注意：这些器件对静电放电敏感;遵循正确的IC处理程序。
1-888- INTERSIL或1-888-468-3774
|
Intersil公司（和设计）是Intersil Americas Inc.公司的注册商标。
版权所有Intersil公司美洲1999年， 2004年， 2005年版权所有
提及的所有其他商标均为其各自所有者的财产。
HSP45102
引脚
28引脚PDIP ， 28引脚SOIC
顶视图
OUT6 1
2 OUT7
OUT8 3
4 OUT9
OUT10 5
OUT11 6
7 GND
V
CC
8
SEL_L / M 9
SFTEN 10
MSB / LSB 11
ENPHAC 12
SD 13
SCLK 14
28 OUT5
27 OUT4
26 OUT3
25 OUT2
24 OUT1
23 OUT0
22 V
CC
21 GND
20 P0
19 P1
18 LOAD
17 TXFR
16 CLK
15 GND
引脚说明
名字
V
CC
GND
P0-1
CLK
SCLK
SEL_L / M
SFTEN
MSB / LSB
ENPHAC
SD
TXFR
I
I
I
I
I
I
I
I
I
TYPE
+ 5V电源引脚。
地
相位调制输入（成为四个时钟的流水线延迟后激活） 。 0相移， 90 ，
180或270度，可以选择示于表1 。
NCO时钟。 （ CMOS电平）
该引脚时钟频率控制移位寄存器。
高该输入选择至少显着的32位的64位的频率寄存器作为输入到
相位累加器;低选择最显着的32位。
有源低输入实现频率寄存器的移位。
该输入选择频率寄存器的移位方向。在此输入的低数据转移LSB
科幻RST ;高班在数据连接MSB在前。
该引脚为低电平时，使所述相位累加器的时钟。该输入具有一个流水线延迟
四时钟。
该引脚上的数据转移到频率寄存器由SCLK的上升沿时SFTEN低。
这个低电平有效输入的时钟到芯片上通过CLK和四的流水线延迟后变为有效
时钟。当低，由SEL_L选择的频率控制字/ M从频率传输
注册到相位累加器的输入寄存器。
该输入被激活后，网络连接的管道已经延迟时钟。时低，在相位的反馈
累加器归零。
输出数据。 OUT0为LSB 。无符号。
描述
负载
OUT0-11
I
O
所有的输入都是TTL电平，除CLK的。
上划线表示低电平有效的信号。
2
HSP45102
相位偏移加法器
R.P0-1
P0-1
ENPHAC
TXFR
负载
CLK
4-DLY
R
E
G
R.P0-1
R.ENPHAC
R.TXFR
R.LOAD
CLK
R
E
G
/
‘0’
32
MUX
1
/ 32
A
D
D
E
R
/
13个MSB
A
D
D
E
R
13
/
CLK
R
E
G
/
13
R
E
G
正弦
只读存储器
/
CLK
12
2-DLY
R
E
G
OUT0-11
频率
控制
部分
64-BIT
移
REG
SD
SCLK
SFTEN
MSB / LSB
SEL_L / M
/
/
1
32
32
FRCTRL
0-31
FRCTRL
32-63
R.LOAD
累加器
输入
注册
/ 32
R.TXFR
CLK
MUX
R
E
G
/ 32
0
/ 32
/ 32
R
E
G
/ 32
0
R.ENPHAC
CLK
（高选择FRCTRL0-31 ，低电平选择FRCTRL32-63 ）
相位累加器
图1 NCO - 12功能框图
功能说明
在NCO12产生一个12位的正弦信号，其频率
和相位进行数字控制。正弦频率
波是由两个32位字中的一个来确定。选择
有源字由SEL_L / M制成。的相位
输出由2比特的输入P0-1 ，它用于控制
选择一个相位为0 ，90，180 ，或270度偏移。
如图所示的框图中， NCO12由一个
频率控制部分，相位累加器，相位
偏移加法器和一个正弦ROM中。频率控制
节串联加载频率控制字进
频率寄存器。相位累加器和相位
偏移使用频率加法计算的相位角
控制字和两个相位调制输入。正弦
ROM的生成所计算的相位角的正弦值。该
的12位输出的格式为偏移二进制。
相位调制比特P0-1 。的体系结构示于
图1中最显着的13位的32位的相
累加器求和与两比特的相位偏移
生成的13位的相位输入到正弦罗。的值
0对应于0
o
， 1000的十六进制值
对应于180的值
o
.
相位累加器的量进相
编程到频率控制寄存器。输出
频率等于：
F
LO
=
(
N
×
F
CLK
2
32
),
or
（当量1）
F
OUT
32
-
,
N
=
INT
--------------
2
F
CLK
（当量2）
频率控制部分
在图1所示的连续的频率控制部分
加载频率数据转换成一个64位双向移位
注册。移位方向选择与MSB / LSB
输入。当此输入为高时，频率控制字的
SD输入被移入移位寄存器MSB科幻RST 。当
MSB / LSB是低的数据移入LSB科幻RST 。登记
转移在SCLK的上升沿时SFTEN低。该
这些信号的时序示于图2A和2B 。
在64位的频率寄存器被发送到相
其中32位被选中来控制蓄压节
正弦输出的频率。
其中，N是32位的频率控制字的即
编程。 INT [ ]是计算的整数。为
例如，如果控制字是20000000十六进制和
时钟频率为30MHz ，则输出频率将是
F
CLK
/ 8或3.75MHz 。
频率控制多路开关选择的至少显著
从64位的频率控制寄存器，当32位
SEL_L / M为高，而最显著32位时
SEL_L / M为低。当只有一个频率字是需要的，
SEL_L / M和MSB / LSB必须是兼具高或两者
低。这是由于这样的事实，即当一个频率控制
字被加载到移位寄存器的LSB第一，它进入
通过该寄存器的最显著位。后32位
已移入后，它们将驻留在32最
64位寄存器的显着位。
当TXFR被声明时，选择用频率的32位
控制多路转换器被移入相位累加器的输入
相位累加器节
相位累加器和相位偏移加法器计算
从所述频率控制字的正弦波的相位和
3
HSP45102
绝对最大额定值
T
A
= 25°C
电源电压。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 + 6.0V
输入，输出或I / O电压的应用。 。 。 。 。 GND -0.5V到V
CC
+0.5V
ESD分类科幻阳离子。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1级
热信息
热电阻（典型值，注1 ）
θ
JA
（ ° C / W）
PDIP封装。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
55
SOIC封装。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
70
最高结温。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 150℃
最大存储温度范围。 。 。 。 。 。 。 。 。 。 。 -65 ℃150 ℃的
引线温度（焊接， 10秒） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 300℃
（ SOIC - 只会提示）
工作条件
工作电压范围（商业，工业） 。 。 + 4.75V至+ 5.25V
工作温度范围（商业） 。 。 。 。 。 。 。 。 0 ° C至70℃
工作温度范围（工业级） 。 。 。 。 。 。 。 。 。 - 40 ° C至85°C
模具特点
背面潜力。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 V
CC
注意：如果运行条件超过上述“绝对最大额定值” ，可能对器件造成永久性损坏。这是一个应力只评级和操作
器件在这些或以上的本规范的业务部门所标明的任何其他条件不暗示。
注意：
1.
θ
JA
测定用安装在评价PC板在自由空气中的分量。
DC电气规格
参数
合乎逻辑的输入电压
逻辑零输入电压
高水平的时钟输入
低电平时钟输入
输出高电压
输出低电压
输入漏电流
待机电源电流
工作电源电流
符号
V
IH
V
IL
V
IHC
V
ILC
V
OH
V
OL
I
I
I
CCSB
I
CCOP
测试条件
V
CC
= 5.25V
V
CC
= 4.75V
V
CC
= 5.25V
V
CC
= 4.75V
I
OH
= -400μA ，V
CC
= 4.75V
I
OL
= + 2.0毫安，V
CC
= 4.75V
V
IN
= V
CC
或GND ，V
CC
= 5.25V
V
IN
= V
CC
或GND ，V
CC
= 5.25V ，注4
F = 33MHz的，V
IN
= V
CC
或GND
V
CC
= 5.25V ，注2和4
民
2.0
-
3.0
-
2.6
-
-10
-
-
最大
-
0.8
-
0.8
-
0.4
10
500
99
单位
V
V
V
V
V
V
A
A
mA
电容
T
A
= 25 ° C，注3
参数
输入电容
输出电容
注意事项：
2.电源电流正比于工作频率。典型的等级我
CCOP
为3mA / MHz的。
3.没有测试过，但在特征初步设计和主要工艺/设计变更。
每个测试负载电路4.输出负载开关打开和C
L
= 40pF 。
符号
C
IN
C
O
测试条件
FREQ = 1MHz时， V
CC
=打开。所有的测量
ments是参照地面设备
民
-
-
最大
10
10
单位
pF
pF
5
QQ：2880707522 复制
