HSP43881
引脚说明
符号
DCM0-1
（续）
TYPE
描述
这两个输入确定使用的内部抽取的寄存器如下：
DCM1
DCM0
抽取功能
0
0
抽取寄存器未使用。
0
1
一个抽取注册使用。
1
0
两个抽取寄存器。
1
1
三抽取寄存器。
该系数从细胞传递到细胞在通过抽取寄存器的数量确定的速率
使用。如果没有大量的寄存器的使用，系数从细胞移动到单元格，每个时钟周期。
当一个抽取寄存器时，系数从细胞移动到细胞上的其他时钟等。
这些信号被锁存，并延迟一个时钟内的DF 。
O
这26个三态输出用于输出内部滤波器单元计算的结果。
单个滤波器单元的结果或移位的结果，并添加输出级可以被输出。如果individ-
UAL滤波器单元的结果是要被输出时， ADR0-2信号选择滤波器细胞的结果。该SHADD信号
确定所选择的滤波器单元的结果或输出级加法器的结果是否被输出。该显
的NAL SENBH和SENBL使最显着的和的SUM0-25结果至少有显着的位，
分别。既SENBH和SENBL可以同时启用如果系统有一个26位或
大巴士。然而，个体能够被提供，以方便与一个16位的总线使用。
低在此输入使结果位SUM16-25 。在此输入的高处在他们的高这些位
阻抗状态。
低在此输入使结果位SUM0-15 。在此输入的高处在他们的高这些位
阻抗状态。
这些输入中选择一个单元格，其蓄能器将通过输出总线读取（ SUM0-25 ）
或添加到输出级的累加器。他们还确定蓄能器将被清除
当ERASE低。供选择的读取通过输出总线，累加器（ SUM0-25 ）
或添加到输出级累加器其中，这些输入被锁定在DF和延迟
一个时钟内的设备。如果ADR0-2线保持在相同的地址为一个以上的
钟，在SUM0-25输出不会改变重新佛罗里达州ECT在任何后续的累加器的更新
寻址单元。仅在网络连接第一个时钟中可用的结果，当ADR0-1选择小区，将
输出。这并不妨碍正常操作，因为ADR0-1线依次变化。
这个特征有利于与缓慢记忆，其中输出需要是固定的网络连接的接口
大于一个时钟更多。
该SHADD输入控制换档和 - 加法操作中，输出级的激活。这
信号被锁存在DF和延迟一个时钟内的设备。详细解释
在DF输出级部分给出。
在此输入低同步清除所有内部寄存器，除了电池蓄电池。它
可以用ERASE用于同时也清除所有的蓄电池。这个信号被锁存在
对DF和延迟一个时钟内的DF 。
在此输入低同步清除由ADR0-1信号选择的单元格累加器。如果
RESET也较低同时，所有的电池蓄电池被清除。
用于对准芯片在插座或印刷电路板。必须保持作为一个没有在电路连接。
针
数
G2 ， L1
SUM0-25
J2, J5-8, J10,
K2, K5-11,
L-26, L8,
L10-11
SENBH
SENBL
ADR0-2
K1
E11
G1 ， H1-2
I
I
I
SHADD
F3
I
RESET
A4
I
抹去
ALIGN PIN
B4
C3
I
功能说明
数字滤波处理器（ DF ）是由8种滤波细胞
级联和一个输出级，用于组合或
选择filte5r电池输出（见框图） 。每个过滤单元
包含一个乘数累加器和几个寄存器（图
1） 。每个8位系数乘以一个8位的数据样本，
其结果添加到26位的累加器的内容。该
每个单元的系数输出被级联到系数
下一个单元到其右边的输入。
COUT0-7 。由于没有抽取，系数直接移动
从C寄存器的输出，并且是在时钟有效
下面的入口。当选择抽取的
系数出口被延迟了1 ， 2或3个时钟通过穿过
一个或多个抽取寄存器（D1，D2或D3 ） 。
D的组合寄存器，通过该系数
通行证被DCM0和DCM1的状态决定。该
输出信号（ COUT0-7 ）被连接到所述CIN0-7输入
下一个单元格的权利。该COENB输入信号使
最右边的小区到COUT - 07管脚的COUT0-7输出
该设备。
已启用的C和D寄存器加载了CIENB 。
加载是同步于CLK的时CIENB低。注意
DF过滤单元
一个8位的系数（ CIN0-7 ）进入通过C每个小区
在左寄存器和离开细胞在右侧作为信号
5
QQ：2880707522 复制
