HS-82C37ARH
引脚说明
符号
VDD
针
数
31
TYPE
描述
VDD :是+ 5V电源引脚。推荐引脚31和20之间的0.1μF电容DE-
耦合。
地
I
时钟输入:时钟输入被用于产生定时信号,该控制HS- 82C37ARH
操作。该输入可被驱动从DC到5MHz的,并且可以在高或低的状态下停止
待机操作。
片选信号:芯片选择为低电平输入用于使所述控制器到数据总线为
CPU通信。
RESET :这是一个积极的高投入而清除命令,状态,请求和临时稳压
存器,第一个/最后触发器和模式寄存器计数器。屏蔽寄存器被设置为忽略重
任务。复位后,控制器处于空闲周期。
READY :这个信号可以被起诉,从HS- 82C37ARH延长读取内存和写入脉冲
以适应慢速的存储器或I / O设备。准备好其指定的期间不能作出转变
建立和保持时间。准备好被忽略验证传输模式。
保持应答:活动高度保持应答从CPU表明是有relin-
quished系统总线的控制权。
DMA请求: DMA请求( DREQ )线是单独的异步通道请求输入
采用外围电路来获得DMA服务。在固定的优先级, DREQ0具有最高的优先级,
DREQ3的优先级最低。的请求是通过激活信道的DREQ信号线产生的。 DACK
会承认的认可DREQ信号。 DREQ的极性是可编程的。复位初始化
这些线路为主动。而时钟停止DREQ将不被认可。未使用的输入DREQ
应该拉到高或低(不活动)和相应的屏蔽位组。
数据总线:数据总线线连接到系统数据总线的双向三态信号。
的输出的I / O读期间,在本程序的条件能输出一个稳压的内容
存器到CPU中。输出被禁止,并在一个I / O写周期中读取输入时,
CPU的编程HS- 82C37ARH控制寄存器。在DMA周期,最显著8
的地址位被输出到数据总线上,以被选通到外部锁存器由ADSTB 。在内存
储器对存储器的操作,从存储数据进入的HS- 82C37ARH在数据总线上在
读从存储器转移,然后写入到存储器的传输过程中,数据总线的输出写入
数据到新的存储位置。
I / O读: I / O读是一种双向的低电平有效的三态线。在空闲周期中,它是一个输入控制
由CPU使用的信号来读取内部寄存器。在活动周期,它是一个输出控制信号
所使用的HS- 82C37ARH一个DMA写传输期间访问从外设数据。
I / O写: I / O写操作是一个双向低电平有效的三态线。在空闲周期中,它是一个输入控制
由CPU使用的信号到信息装载到所述HS- 82C37ARH 。在活动周期,它是一个输出
所使用的HS- 82C37ARH给DMA读传送期间将数据加载到外围控制信号。
结束处理的:过程( EOP )的结尾是一个低电平有效的双向信号。有关信息
在完成DMA服务可在双向EOP引脚。
在HS- 82C37ARH允许外部信号通过拉动EOP终止一个激活的DMA服务
引脚为低电平。的脉冲借助于所述HS- 82C37ARH时产生终端计数(TC)的任一通道是
除了在内存到内存通道模式达到0 。在存储器到存储器的传输, EOP
当TC通道1时将输出。
在EOP引脚由片上开漏极晶体管驱动,并且需要一个外部上拉电阻。
当一个EOP的脉冲出现时,无论是内部或外部产生,在HS- 82C37ARH将termi-
内特的服务,并且如果Autoinitialize被启用时,基址寄存器将被写入到当前的寄存器
该信道的。屏蔽位和TC位在状态寄存器将当前活动通道设置
由EOP除非该信道被编程为autoinitialize 。在这种情况下,掩模位保持清晰。
地址:四个最显着的地址线是双向三态信号。在空闲周期中,
它们的输入和所使用的HS- 80C86RH解决内部寄存器被加载或读取。
在活动周期,它们的输出和提供的低4位的输出地址。
GND
CLK
20
12
CS
11
I
RESET
13
I
准备
6
I
HLDA
7
I
DREQ0-
DREQ3
16-19
I
DB0-
DB7
21-23
26-30
I / O
IOR
1
I / O
IOW
2
I / O
EOP
36
I / O
A0-A3
32-35
I / O
规格编号
920
518058