HPC36400E HPC46400E高性能微控制器通信
初步
1992年11月
HPC36400E HPC46400E
高性能微控制器通信
概述
该HPC46400E的升级HPC16400特点有
被添加到支持V 120的8位模式已烯
hanced支持所有指令和UART一直
改变提供了更大的灵活性和权力
HPC46400E完全与HPC16400向上兼容
该HPC46400E有4个功能模块，以支持广泛
通信应用2 HDLC通道4系列
通道DMA控制器，以便为HDLC数据流
通道可编程串行接口和UART
串行接口的解码器可以让2 HDLC通道
可以使用芯片间串行链接，点对设备的使用
和多点数据交换解码器gener-
茨使能信号为HDLC信道，允许多
要访问路开关连接D和B信道数据
在HDLC通道提供测序管理链接
根据使用HDLC帧以及错误控制荷兰国际集团
在一个循环冗余校验（ CRC ）多址
识别模式和操作的位和字节模式
化支持
该HPC36400E和HPC46400E在68引脚可用
PLCC和80引脚PQFP封装
Y
Y
Y
Y
Y
特点
Y
HPC
TM
家庭核心功能
16位数据总线ALU和寄存器
外部存储器64K字节寻址
FAST 20 0 MHz系统时钟
4个16位定时计数器，带有看门狗
TM
逻辑
MICROWIRE PLUS
TM
串行I O接口
CMOS低功耗两种省电模式
Y
Y
Y
两个全双工HDLC通道
优化ISDN X 25 V和120 LAPD
应用
可编程的帧地址识别
最多4个65 Mbps的串行数据速率
内置的诊断功能
同步旁路模式
可选CRC生成
接收到的CRC字节可以被CPU读取
四通道DMA控制器
8位或16位外部数据总线
UART
全双工
7 8或9个数据位
偶奇标志的空间或无奇偶校验
7 8 1或2个停止位
精确的内部产生波特率可达625K
波特无需使用昂贵的晶体处罚
操作同步和异步模式
串行解码器
支持6个流行的时分复用原型
COLS用于芯片间通信
64千位的数据速率，以可选的速率适配
的56 kbit s
过度
延长兆字节寻址
轻松连接到国家的DASL 'U '和' S'反
的收发机TP3400 TP3410和TP3420
商用（ 0℃至
a
70℃ ）和工业（
b
40℃
a
85 C)
框图
TL DD 10422 - 1
TapePak和TRI- STATE注册美国国家半导体公司的商标。
HPC
TM
MICROWIRE PLUS
TM
和看门狗
TM
是美国国家半导体公司的商标。
IBM公司的PC- AT是国际商业机器公司的注册商标
太阳是Sun Microsystems公司的注册商标。
在SunOS
TM
是Sun Microsystems公司的商标。
UNIX是AT＆T贝尔实验室的注册商标。
C
1995年全国半导体公司
TL DD10422
RRD - B30M115印制在U S A
绝对最大额定值
如果是用于军事航空领域的专用设备是必需的
请向美国国家半导体销售
办公经销商咨询具体可用性和规格
总允许源或灌电流
存储温度范围
引线温度（焊接10秒）
百毫安
b
65℃，以
a
150 C
V
CC
相对于GND
所有其他引脚
b
0 5V至0V 7
(V
CC
a
0 5 ） V至（ GND
b
0 5)V
300 C
记
绝对最大额定值指示超出限制
该设备损坏可能发生的直流和交流electri-
操作时， DE- CAL的规格没有保证
副在绝对最大额定值
DC电气特性
V
CC
e
5 0V
g
除非另有说明， 10％的
HPC46400E
b
40℃
a
85℃ HPC36400E
符号
I
CC1
I
CC2
I
CC3
参数
电源电流
测试条件
V
CC
e
5 5V F
in
e
20 0兆赫（注1 ）
V
CC
e
5 5V F
in
e
2 0兆赫（注1 ）
待机模式下电流
V
CC
e
5 5V F
in
e
20 0兆赫（注1 ）
V
CC
e
5 5V F
in
e
2 0兆赫（注1 ）
停止模式电流
V
CC
e
5 5V F
in
e
0千赫（注1 ）
V
CC
e
2 5V F
in
e
0千赫（注1 ）
输入电平
V
IH1
V
IL1
V
IH2
V
IL2
V
IH3
V
IL3
I
LI
C
I
C
IO
V
OH1
V
OL1
V
OH2
V
OL2
V
OH3
V
OL3
V
OH4
V
OL4
V
内存
I
OZ
RAM保持电压
三态泄漏电流
逻辑高
逻辑低
端口A
T
A
e
0 ℃
a
70℃下
民
最大
70
10
10
2
500
150
单位
mA
mA
mA
mA
mA
mA
施密特触发复位WO D0 NMI I2 I3和另CKI
0 9 V
CC
0 1 V
CC
V
V
输入电平
逻辑高
逻辑低
20
08
所有其他
0 7 V
CC
0 2 V
CC
（注2 ）
（注3）
（注3）
g
1
V
V
输入电平
逻辑高
逻辑低
V
V
mA
pF
pF
输入漏电流
输入电容
输入输出电容
10
20
输出电压电平
逻辑高（ CMOS）的
逻辑低（ CMOS）的
端口A和B驱动器CK2
(A
0
–A
15
B
10
B
11
B
12
B
15
)
其他端口引脚驱动WO （漏极开路）
(B
0
–B
9
B
13
B
14
R
0
– R
7
D
5
D
7
)
ST1和ST2驱动
I
OH
E B
10
mA
（注3）
I
OL
e
10
mA
（注3）
I
OH
E B
1毫安
I
OL
e
3毫安
I
OH
E B
1 6毫安（除WO ）
I
OL
e
0 5毫安
I
OH
E B
6毫安
I
OL
e
1 6毫安（注4 ）
（注5 ）
V
IN
e
0和V
IN
e
V
CC
25
g
5
V
CC
b
0 1
01
24
04
24
04
24
04
V
V
V
V
V
V
V
V
V
mA
注1
I
CC1
I
CC2
I
CC3
没有外部驱动器测得的（我
OH
我
OL
e
0 I
IH
我
IL
e
0) I
CC1
测量与RESET
e
V
SS
I
CC3
度用NMI
e
V
CC
长江基建带动V
IH1
和V
IL1
上升和下降时间小于10纳秒
注2
RDY HLD和RDY I4引脚具有内部上拉，并符合本规范只在V
IN
e
V
CC
注3
这些参数由设计保证，未经测试
注4
ST2驱动器将无法满足RESET引脚的情况下，该规范
e
低
注5
试验持续时间为100毫秒
2
AC电气特性
（见注1和4
图1
THRU
5
) V
CC
e
5V
g
10% T
A
e
0 ℃
a
70℃ HPC46400E
b
40℃
a
85℃
HPC36400E
符号和公式
f
C
t
C1
e
1 f
C
t
CKIH
t
CKIL
t
C
e
2 f
C
钟
t
等待
e
t
C
t
DC1C2R
t
DC1C2F
f
U
e
f
C
8
f
MW
t
HCK
e
4t
C1
a
14
计时器
f
XIN
e
f
C
22
t
XIN
e
t
C
t
UWS
t
UWH
t
UWV
t
卖
e
外部保持
t
HWP
e
t
HAE
e
t
民政
e
t
BF
t
BE
e
t
C
b
66
t
C
a
40
t
C
a
35
t
C
a
100
t
C
a
85
参数及注意事项
工作频率
经营期限
长江基建上升时间
CKI下降时间
CPU或DMA定时周期
CPU或DMA等待状态周期
后CK2上升沿延迟
长江基建下降沿
CK2的延迟后下降沿
长江基建下降沿
外部UART时钟输入频率
外部MICROWIRE PLUS
时钟输入频率
HDLC时钟输入周期
外部定时器输入频率
脉冲宽度定时器输入
MICROWIRE建立时间
MICROWIRE保持时间
主
SLAVE
主
SLAVE
主
SLAVE
115
110
175
210
66
34
100
100
20
20
50
50
150
214
0 91
民
2
50
22 5
22 5
100
100
0
0
55
55
25
1 25
最大
20
500
单位
兆赫
ns
ns
ns
ns
ns
ns
ns
兆赫
兆赫
ns
千赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
（注3）
（注2 ）
（注2 ）
记
微丝
PLUS
MICROWIRE输出有效时间
HLD下降沿ALE上升沿之前
HLD脉冲宽度
HLDA HLD下降沿后下降沿
HLD上升沿之后HLDA上升沿
HLDA下降沿后总线浮动
公交HLDA上升沿后启用
注1
这些AC特性都保证与具有50％的占空比和具有小于15 pF负载上CKI外部时钟驱动器上的CKO只具备吨
C1R
t
C1F
长江基建和占空比限制没有测试，但是保证功能设计请记住，当低速模式的选定F
C
（工作频率）会
来自外部的频率除以4，并且该值应在有关的交流特性的所有公式被用于
注2
不要使用此参数，除非设计长江基建驱动以积极的信号和低速模式下没有选择当使用无源晶振电路，其
稳定性不能保证，如果任一CKI或CKO被连接到任何外部逻辑比晶体电路的无源元件等
注3
t
HAE
是只具备了例，在被执行。如果HLD的最晚时间也可以在本CPU或DMA周期内被接受HLD下降沿发生
下降沿发生后吨
HAE
只要（ 3吨
C
a
4 WS
a
72 t
C
a
100）根据下面的CPU指令或DMA周期的等待状态，可能会出现与
准备输入
注4
WS （T
等待
)
c
（预编程的等待状态的数目）的最小和最大值的计算在最大操作频率f
C
e
20 MHz的
一个等待状态预先设定这些数值上的其它输出的直流负载上CK2保证100 pF的对A口50 pF的交流负载80 pF的
引脚的直流规范非CMOS I
OL
还是我
OH
3
AC电气特性
（续）
CPU和DMA时序（见注1和4
图2 4 6 7 8
和
9
) V
CC
e
5V
g
10% T
A
e
0 ℃
a
70℃下
HPC46400E
b
40℃
a
85℃ HPC36400E
符号
t
1ALR
地址周期
t
1ALF
t
2ALR
t
2ALF
t
LL
t
ST
t
VP
t
ARR
读周期
t
加
t
RD
t
RW
t
DR
t
RDA
写周期
t
ARW
t
WW
t
V
t
HW
准备
输入
t
RDYs
t
RDYh
t
RDYV
WS
b
t
C
b
47
b
47
t
C
中央处理器
DMA
t
C
a
20
t
C
a
20
t
C
b
9
t
C
b
20
t
C
b
10
t
C
b
10
t
C
b
20
t
C
a
WS
b
55
t
C
a
WS
b
75
t
C
a
WS
b
35
t
C
a
WS
t
C
a
WS
b
15
t
C
a
WS
b
15
t
C
b
25
t
C
b
20
t
C
b
20
t
C
a
WS
b
15
t
C
a
WS
b
15
t
C
a
WS
b
40
t
C
a
WS
b
50
t
C
b
10
中央处理器
DMA
中央处理器
DMA
中央处理器
DMA
中央处理器
DMA
中央处理器
DMA
中央处理器
DMA
公式
周期
中央处理器
DMA
中央处理器
DMA
中央处理器
中央处理器
参数
延迟ALE上升沿CKI的上升沿之后
延迟ALE上升沿CKI下降沿后
长江基建上升沿后延迟ALE下降沿
长江基建下降沿后延迟ALE下降沿
CK2上升沿之后ALE上升沿
ALE CK2下降沿后下降沿
ALE脉冲宽度
地址设置有效ALE下降沿之前
地址持有有效的ALE下降沿后
ALE下降沿到RD下降沿
数据输入有效地址后，输出有效
数据输入有效RD下降沿后
RD脉冲宽度
数据输入保持有效RD上升沿之后
总线RD上升沿之后启用
ALE下降沿到WR下降沿
WR脉冲宽度
数据输出有效WR上升沿之前
数据输出保持有效WR上升沿后
CK2上升沿之前RDY下降沿
CK2上升沿之后RDY上升沿
RDY下降沿后RD或WR下降沿
110
135
0
55
30
160
135
110
100
15
45
0
28
53
50
41
5
15
40
30
145
150
90
115
民
0
0
0
0
最大
35
35
35
35
45
45
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
（注6 ）
（注5 ）
（注3）
记
（注2 ）
（注2 ）
（注2 ）
（注2 ）
注1
这些AC特性都保证与具有50％的占空比和具有小于15 pF负载上CKI外部时钟驱动器上的CKO只具备吨
C1R
t
C1F
长江基建和占空比限制没有测试，但是保证功能设计请记住，当低速模式的选定F
C
（工作频率）会
来自外部的频率除以4，并且该值应在有关的交流特性的所有公式被用于
注2
不要使用此参数，除非设计长江基建驱动以积极的信号，会议牛逼
C1R
和T
C1F
规格当使用无源晶振电路的稳定性
不能保证如果任CKI或CKO被连接到任何外部逻辑比晶体电路的无源元件等
注3
呼包鄂的设置ALE下降沿之前有效的BS0 0 ns最小设置直通BS3 ALE下降沿之前有效的，当扩展寻址模式
0 ns最小
注4
WS （T
等待
)
c
（预编程的等待状态的数目）的最小和最大值的计算在最大操作频率f
C
e
20 MHz的
一个等待状态预先设定这些数值上的其它输出的直流负载上CK2保证100 pF的对A口50 pF的交流负载80 pF的
引脚的直流规范非CMOS I
OL
还是我
OH
注5
呼包鄂输出的持有效后WR上升沿BS0 0 ns最小保持通BS3输出有效后WR上升沿时，扩展寻址
模式为0 ns最小
注6
在HPC在电路仿真器的T
RDYV
公式是WS
b
分别
t
C
b
57和T
C
b
18 57 ns的最低收益率和43 ns的CPU和DMA周期
4
时序波形
上升和下降时间
占空比
TL DD 10422 - 2
TL DD 10422 - 3
图1 CKI输入信号
TL DD 10422 - 4
记
AC测试输入在V驱动
IH
对于逻辑' 1 '和V
IL
为逻辑“ 0 ”输出定时测量是在2 0V提出了逻辑' 1 ' ，并在0 8V的逻辑
‘‘0’’
图2输入和输出的AC测试
TL DD 10422 -5
图3 MICROWIRE设定保持时间
TL DD 10422 - 6
图4 CKI CK2 ALE时序图
TL DD 10422 - 7
图5外部保持时序
5
QQ：2881677436 复制
