【240PIN DDR3 SDRAM DIMM注册DDR3 SDRAM DIMM注册基于2Gb的A-死】,IC型号HMT31GR7AFR8C-G7,HMT31GR7AFR8C-G7 PDF资料,HMT31GR7AFR8C-G7经销商,ic,电子元器件-51电子网

240PIN DDR3 SDRAM DIMM注册

DDR3 SDRAM DIMM注册

基于2Gb的A-死

HMT325R7AFR8C

HMT351R7AFR8C

HMT351R7AFR4C

HMT31GR7AFR8C

HMT31GR7AFR4C

HMT42GR7AMR4C

*海力士半导体公司保留更改产品或规格，恕不另行通知。

修订版1.2 / 2009年12月

修订历史

版本号

0.01

0.02

1.0

1.1

1.2

历史

初始版本

新增IDD Specificaion

新增环境参数

DIMM大纲修改

JEDEC更新

草案日期

Feb.2009

Apr.2009

Jul.2009

Aug.2009

Dec.2009

备注

初步

修订版1.2 / 2009年12月

描述

海力士DDR3注册的DIMM SDRAM （均录得双数据速率同步DRAM双列直插式

内存模块）是低功耗，高速使用海力士的DDR3 SDRAM运行内存模块

设备。当安装在系统中，这些注册的SDRAM DIMM的设计用于主存储器

如服务器和工作站。

特点

电源： VDD = 1.5V （ 1.425V至1.575V ）

VDDQ = 1.5V （ 1.425V至1.575V ）

VDDSPD = 3.0V至3.6V

功能和操作符合DDR3L SDRAM数据表

8个内部银行

数据传输率： PC3-10600 ， PC3-8500

双向差分数据选通

8位预取

突发长度（ BL）开关的即时BL8或BC4 （突发盖章）

支持ECC的纠错和检错

片上端接（ ODT ）

温度传感器集成SPD

*本产品符合RoHS指令。

订购信息

产品型号

HMT325R7AFR8C-G7/H9

HMT351R7AFR8C-G7/H9

HMT351R7AFR4C-G7/H9

HMT31GR7AFR8C-G7/H9

HMT31GR7AFR4C-G7/H9

HMT42GR7AMR4C-G7/H9

密度

2GB

4GB

8GB

16GB

组织

256Mx72

512Mx72

1Gx72

2Gx72

部件组成

256Mx8(H5TQ2G83AFR)*9

256Mx8(H5TQ2G83AFR)*18

512Mx4(H5TQ2G43AFR)*18

256Mx8(H5TQ2G83AFR)*36

512Mx4(H5TC2G43AFR)*36

DDP 1Gx4 （ H5TC4G43AMR ） * 36

排名第

秩

外佣

*为了卸载外佣，请联系销售管理员

修订版1.2 / 2009年12月

主要参数

MT / s的

DDR3-1066

DDR3-1333

GRADE

-G7

-H9

TCK

（纳秒）

1.875

1.5

CAS

潜伏期

（ TCK ）

tRCD的

（纳秒）

13.125

13.5

激进党

（纳秒）

13.125

13.5

tRAS的

（纳秒）

37.5

TRC

（纳秒）

50.625

49.5

CL- tRCD的-TRP

7-7-7

9-9-9

速度等级

频率〔MHz〕

GRADE

CL6

-G7

-H9

800

CL7

1066

CL8

1066

1333

CL9

CL10

备注

地址表

2GB(1Rx8)

刷新

法

行地址

COLUMN

地址

银行地址

PAGE SIZE

8K/64ms

A0-A14

A0-A9

BA0-BA2

1KB

4GB(2Rx8)

8K/64ms

A0-A14

A0-A9

BA0-BA2

1KB

4GB(1Rx4)

8K/64ms

A0-A14

A0-A9,A11

BA0-BA2

1KB

8GB(4Rx8)

8K/64ms

A0-A14

A0-A9

BA0-BA2

1KB

8GB(2Rx4)

8K/64ms

A0-A14

A0-A9,A11

BA0-BA2

1KB

16GB(4Rx4)

8K/64ms

A0-A14

A0-A9,A11

BA0-BA2

1KB

修订版1.2 / 2009年12月

引脚说明

引脚名称

CK0

CK1

CKE [1 ：0]的

RAS

描述

时钟输入，正极线

时钟输入，负线

时钟输入，正极线

时钟输入，负线

时钟使能

行地址选通

NUM

BER

引脚名称

ODT [1：0 ]

DQ [63： 0]

CB [7：0 ]

DQS [ 8：0]

DM [8：0 ] /

DQS [17： 9] ，

TDQS [17： 9]

DQS [17： 9] ，

TDQS [17： 9]

EVENT

TEST

RESET

REFDQ

REFCA

DDSPD

描述

片上终端输入

数据输入/输出

数据校验位输入/输出

数据选通信号

数据选通信号，负线

数据掩码/数据选通信号，

终止数据选通信号

数据选通信号，负线，

终止数据选通信号

保留的可选硬件

温度传感

内存总线测试工具（不CON-

连接并不能使用的DIMM上）

注册和SDRAM控制引脚

电源

地

参考电压DQ

参考电压CA

终止电压

SPD电源

NUM

BER

CAS

S[3:0]

A[9:0],A11,

A[15:13]

A10/AP

A12/BC

BA [ 2 ：0]的

SCL

SDA

SA [ 2 ：0]的

Par_In

Err_Out

列地址选通

写使能

芯片选择

地址输入

地址输入/ Autoprecharge

地址输入/连拍斩

SDRAM行地址

串行存在检测（ SPD ）

时钟输入

SPD数据输入/输出

SPD地址输入

奇偶校验位的地址和

控制总线

在奇偶校验错误发现

地址和控制总线

修订版1.2 / 2009年12月