HM64YLB36514系列
16M同步后写高速静态RAM
(512-kword
×
36位寄存器，锁存模式）
REJ03C0039-0001Z
初步
Rev.0.10
May.15.2003
描述
该HM64YLB36514是一个同步快速静态RAM组织为512千字
×
36位。它实现了
通过采用最先进的CMOS工艺和高速电路设计高速存取时间
技术。它最适合于需要高速，高密度存储器和应用程序
宽位宽度配置，例如高速缓存和缓冲存储器中的系统。它被封装在标准119-
凹凸BGA 。
注：所有电源和地引脚都必须连接该设备的正常运行。
特点
2.5 V
±
5％的操作和1.5伏（V
DDQ
)
16M比特密度
内部自定时写晚
字节写控制（ 4字节写选择，每一个9位）
可选
×18
CON组fi guration
兼容HSTL I / O
可编程阻抗输出驱动器
鉴别伪HSTL时钟输入
异步
G
输出控制
异步睡眠模式
FC- BGA 119pin封装与SRAM JEDEC标准引脚
有限集边界扫描的JTAG IEEE 1149.1兼容
协议：单差分时钟寄存器锁存模式
初步：此设备的规格如有变更，恕不另行通知。请联系您
最近瑞萨科技销售部有关规范。
Rev.0.10 ， May.15.2003 ，第22页1
HM64YLB36514系列
订购信息
型号
HM64YLB36514BP-6H
组织
512k
×
36
存取时间
5.5纳秒
周期时间包
6.5纳秒
119 -凹凸1.27毫米
14 mm
×
22毫米BGA （ BP- 119E ）
管脚配置
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
DDQ
NC
NC
DQc7
DQc5
V
DDQ
DQc3
DQc1
V
DDQ
DQd1
DQd3
V
DDQ
DQd5
DQd7
NC
NC
V
DDQ
2
SA14
SA15
SA16
DQc8
DQc6
DQc4
DQc2
DQc0
V
DD
DQd0
DQd2
DQd4
DQd6
DQd8
SA10
NC
TMS
3
SA13
SA12
SA11
V
SS
V
SS
V
SS
SWEC
V
SS
V
REF
V
SS
SWED
V
SS
V
SS
V
SS
M1
SA18
TDI
4
NC
NC
V
DD
ZQ
SS
G
NC
NC
V
DD
K
K
SWE
SA17
SA0
V
DD
SA3
TCK
5
SA6
SA5
SA4
V
SS
V
SS
V
SS
SWEB
V
SS
V
REF
V
SS
SWEA
V
SS
V
SS
V
SS
M2
SA2
TDO
6
SA7
SA9
SA8
DQb8
DQb6
DQb4
DQb2
DQb0
V
DD
DQa0
DQa2
DQa4
DQa6
DQa8
SA1
NC
NC
7
V
DDQ
NC
NC
DQb7
DQb5
V
DDQ
DQb3
DQb1
V
DDQ
DQa1
DQa3
V
DDQ
DQa5
DQa7
NC
ZZ
V
DDQ
（ TOP VIEW ）
Rev.0.10 ， May.15.2003 ， 22第2页
框图
HM64YLB36514系列
SA0到SA18
写
补充。寄存器。
读
补充。寄存器。
1
0
存储阵列
(way0)
512k
×
36
SA0到SA18
比较
Rev.0.10 ， May.15.2003 ， 22第3页
Match0
0 1
59-N
SWEx
第一次注册。
SWEx
2日注册。
产量
LATCH
字节写
控制
（其中x： a至d ）
DIN
注册。
55
SS
注册。
SWE
注册。
59-
阻抗
控制
OUTPUT ENABLE
K
/
ZQ
DQxn
（其中x： a到d ，
n为0到8）
HM64YLB36514系列
引脚说明
名字
V
DD
V
SS
V
DDQ
V
REF
K
K
SS
SWE
圣
SWEx
G
ZZ
ZQ
DQxn
M1, M2
TMS
TCK
TDI
TDO
NC
I / O类型
供应
供应
供应
供应
输入
输入
输入
输入
输入
输入
输入
输入
输入
I / O
输入
输入
输入
输入
产量
M2
V
SS
说明
核心供电
地
输出电源
输入参考，提供输入参考电压
时钟输入端，高电平有效
时钟输入端，低电平有效
同步芯片选择
同步写使能
同步地址输入
同步字节写使能
异步输出使能
掉电模式选择
输出阻抗控制
同步数据的输入/输出
输出协议模式选择
边界扫描测试模式选择
边界扫描测试时钟
边界扫描测试数据输入
边界扫描测试数据输出
无连接
1
X： a至d
n为0 8的
n为0 18的
X： a至d
笔记
M1
V
DD
协议
同步寄存器锁存操作
笔记
2
注：1. ZQ要被连接到V
SS
通过一个电阻RQ其中175
≤
RQ
≤
300
.
如果ZQ = V
DDQ
or
开，输出缓冲器阻抗将是最大的。
2.有1协议与模式控制输入引脚（ M1 ， M2） 。这些模式引脚被任意捆绑
V
DD
或V
SS
分别。
这些模式引脚设置在上电和SRAM的操作过程中不会发生变化的状态。
此SRAM被只在同步寄存器进行测试，以锁存操作。
Rev.0.10 ， May.15.2003 ， 22第4页
HM64YLB36514系列
真值表
ZZ
H
L
SS
×
H
G
×
×
SWE
×
×
SWEA
×
×
SWEB
×
×
SWEC
×
×
SWED
×
×
K
×
L-H
K
×
H-L
手术
DQ （N ）
DQ的第（n + 1）
睡觉
模式
DEAD
（不
选择）
DEAD
（假
读）
读
高-Z
高-Z
高-Z
×
L
×
H
H
×
×
×
×
×
×
高-Z
高-Z
L
L
L
H
×
×
×
×
L-H
H-L
D
OUT
（的a，b ，
C，D ）
0-8
高-Z
×
L
L
×
L
L
L
L
L
L-H
H-L
写
A， B，C ，D
字节
写
B，C ，D
字节
写
A，C ，D
字节
写
A，B ，D
字节
写
A， B，C
字节
写
C，D字节
写
A，D字节
写
A，B字节
写
B，C字节
写
BYTE
写
字节
写
B字节
写
字节
D
IN
（A ， B，C ， D）
0-8
D
IN
（B ， C，D ）
0-8
D
IN
（A ， C，D ）
0-8
D
IN
（的a，b ，四）
0-8
D
IN
（A ， B，C ）
0-8
D
IN
（ C，D ）
0-8
D
IN
（一，四）
0-8
D
IN
（A ， B）
0-8
D
IN
（ B，C ）
0-8
D
IN
(d)
0-8
D
IN
(c)
0-8
D
IN
(b)
0-8
D
IN
(a)
0-8
L
L
×
L
H
L
L
L
L-H
H-L
高-Z
L
L
×
L
L
H
L
L
L-H
H-L
高-Z
L
L
×
L
L
L
H
L
L-H
H-L
高-Z
L
L
×
L
L
L
L
H
L-H
H-L
高-Z
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
×
×
×
×
×
×
×
×
L
L
L
L
L
L
L
L
H
L
L
H
H
H
H
L
H
H
L
L
H
H
L
H
L
H
H
L
H
L
H
H
L
L
H
H
L
H
H
H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
H-L
H-L
H-L
H-L
H-L
H-L
H-L
H-L
高-Z
高-Z
高-Z
高-Z
高-Z
高-Z
高-Z
高-Z
注意事项： 1， H： V
IH
， L： V
IL
,
×:
V
IH
或V
IL
2.
瑞典， SS ， SWEa
to
SWED ，
和SA进行采样K时钟的上升沿。
Rev.0.10 ， May.15.2003 ， 22第5页
QQ：2880707522 复制
