HM62W8511H系列
4M高速SRAM ( 512千字
×
8-bit)
ADE - 203-750D ( Z)
1.0版
1998年9月15日
描述
该HM62W8511H是4兆高速静态RAM举办512千字
×
8位。它实现了高
通过采用CMOS工艺( 4-晶体管+2 - 聚电阻存储单元)和高速高速存取时间
电路设计技术。它最适合于需要高速的应用中,高
密度存储器和宽位宽度配置,例如高速缓存和缓冲存储器中的系统。该
HM62W8511H打包在400密耳的36引脚SOJ为高密度的表面安装。
特点
单电源: 3.3 V
±
0.3 V
访问时间12/15 NS (最大值)
完全静态存储器
无需时钟或定时选通
平等的机会和周期时间
直接TTL兼容
所有输入和输出
工作电流: 130分之150毫安(最大)
TTL待机电流: 60/50毫安(最大)
CMOS待机电流5mA (最大)
为1mA (最大值) (L-版本)
数据重新拉紧电流: 0.6毫安(最大值) (L-版本)
数据重新拉紧电压: 2V(分钟) (L-版本)
中心V
CC
和V
SS
引出线类型
HM62W8511H系列
订购信息
型号
HM62W8511HJP-12
HM62W8511HJP-15
HM62W8511HLJP-12
HM62W8511HLJP-15
存取时间
12纳秒
15纳秒
12纳秒
15纳秒
包
400万36引脚塑料SOJ ( CP- 36D )
管脚配置
HM62W8511HJP / HLJP系列
A0
A1
A2
A3
A4
CS
I/O1
I/O2
V
CC
V
SS
I/O3
I/O4
WE
A5
A6
A7
A8
A9
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
( TOP VIEW )
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
NC
A18
A17
A16
A15
OE
I/O8
I/O7
V
SS
V
CC
I/O6
I/O5
A14
A13
A12
A11
A10
NC
2
HM62W8511H系列
引脚说明
引脚名称
A0到A18
I / O1到I / O8
CS
OE
WE
V
CC
V
SS
NC
功能
地址输入
数据输入/输出
芯片选择
OUTPUT ENABLE
写使能
电源
地
无连接
框图
( LSB )
A1
A17
A7
A11
A16
A2
A6
A5
(MSB)
V
CC
ROW
解码器
存储矩阵
256行
×
8列
×
256块
×
8位
( 4,194,304位)
V
SS
CS
I/O1
.
.
.
I/O8
列I / O
输入
数据
控制
列解码器
CS
WE
CS
A10 A8 A9 A12 A13 A14 A0 A18 A15 A3 A4
( LSB )
(MSB)
OE
CS
3
HM62W8511H系列
DC特性
(大= 0至+ 70 ° C,V
CC
= 3.3 V
±
0.3 V, V
SS
= 0V)
参数
输入漏电流
输出漏电流
操作电源
电源电流
符号最小值
II
LI
I
II
LO
I
12 ns的周期我
CC
—
—
—
典型*
1
—
—
—
最大
2
2
150
单位
A
A
mA
测试条件
VIN = V
SS
到V
CC
VIN = V
SS
到V
CC
闵周期
CS
= V
IL
,糊涂人= 0毫安
其它输入= V
IH
/V
IL
15 ns的周期我
CC
备用电源
当前
12 ns的周期我
SB
—
—
—
—
130
60
mA
闵周期
CS
= V
IH
,
其它输入= V
IH
/V
IL
15 ns的周期我
SB
I
SB1
—
—
—
0.05
50
5
mA
F = 0兆赫
V
CC
≥
CS
≥
V
CC
- 0.2 V,
(1) 0 V
≤
VIN
≤
0.2 V或
(2) V
CC
≥
VIN
≥
V
CC
- 0.2 V
—*
2
输出电压
V
OL
V
OH
—
2.4
0.05*
2
—
—
1.0*
2
0.4
—
V
V
I
OL
= 8毫安
I
OH
= -4毫安
注:1。典型值是在V
CC
= 3.3 V ,TA = + 25°C ,并不能保证。
2.该特征仅在L-版本保证。
电容
( TA = + 25 ° C,F = 1.0兆赫)
参数
输入电容*
1
输入/输出电容*
1
注意:
符号
CIN
C
I / O
民
—
—
典型值
—
—
最大
6
8
单位
pF
pF
测试条件
VIN = 0 V
V
I / O
= 0 V
1,这个参数进行采样,而不是100 %测试。
5