HM62W4100HC系列
4M高速SRAM ( 1 - Mword
×
4-bit)
ADE - 203-1202 ( Z)
初步
修订版0.0
2000年9月28日
描述
该HM62W4100HC是4兆高速静态RAM举办1 Mword
×
4位。它实现了高
通过采用CMOS工艺( 6晶体管存储单元)和高速电路的设计速度的存取时间
技术。它最适合于需要高的速度和高密度存储器的应用,
如在系统的高速缓存和缓冲存储器。该HM62W4100HC打包在400密耳的32引脚SOJ为
高密度表面安装。
特点
单电源: 3.3 V
±
0.3 V
访问时间: 10纳秒(最大)
完全静态存储器
无需时钟或定时选通
平等的机会和周期时间
直接TTL兼容
所有输入和输出
工作电流: 115毫安(最大值)
TTL待机电流: 40毫安(最大值)
CMOS待机电流5mA (最大)
为1mA (最大值) (L-版本)
数据重新拉紧电流: 0.6毫安(最大值) (L-版本)
数据重新拉紧电压: 2V(分钟) (L-版本)
中心V
CC
和V
SS
引出线类型
初步:该设备的规格如有变更,恕不另行通知。请联系您就近
日立公司的销售部关于规范。
HM62W4100HC系列
订购信息
型号
HM62W4100HCJP-10
HM62W4100HCLJP-10
存取时间
10纳秒
10纳秒
包
400万的32引脚塑料SOJ ( CP- 32dB的)
2
HM62W4100HC系列
框图
( LSB )
A14
A13
A12
A5
A6
A7
A11
A10
A3
A1
(MSB)
I/O1
.
.
.
I/O4
V
CC
ROW
解码器
1024-row
×
64-column
×
16-block
×
4-bit
( 4,194,304位)
V
SS
CS
列I / O
输入
数据
控制
列解码器
CS
WE
CS
A8 A9 A19 A17 A18 A15 A0 A2 A4 A16
( LSB )
(MSB)
OE
CS
4