HM62G18512系列
8M同步快速静态RAM
(512k-word
×
18-bit)
ADE - 203-1185 （ Z）
初步
修订版0.0
2000年6月12日
描述
该HM62G18512是一个同步快速静态RAM组织为512千字
×
18位。它实现了高
通过采用最先进的CMOS工艺和高速电路设计的速度存取时间
技术。它最适合于需要高速，高密度存储器和应用程序
宽位宽度配置，例如高速缓存和缓冲存储器中的系统。它被封装在标准119-
凹凸BGA 。
注：所有电源和地引脚都必须连接该设备的正常运行。
特点
电源： 3.3 V + 10 ％， - 5 ％
时钟频率： 200 MHz至250 MHz的
内部自定时写晚
字节写控制（ 2字节写选择，每一个9位）
可选
×36
CON组fi guration
兼容HSTL I / O
可编程阻抗输出驱动器
用户选择输入跳闸点
差， HSTL时钟输入
异步
G
输出控制
异步睡眠模式
有限集边界扫描的JTAG IEEE 1149.1兼容
协议：单时钟寄存器，寄存器模式
初步：此设备的规格如有变更，恕不另行通知。请联系您
最近日立的销售部关于规范。
HM62G18512系列
订购信息
型号
HM62G18512BP-4
HM62G18512BP-5
存取时间
2.1纳秒
2.5纳秒
周期
4.0纳秒
5.0纳秒
包
119焊球1. 27毫米
14 mm
×
22毫米BGA （ BP- 119A ）
管脚配置
119 - BGA颠簸
1
A
2
3
4
NC
NC
5
6
7
VDDQ SA0 SA6
SA4 SA2 VDDQ
SA8 SA18 NC
NC
B
NC
NC
SA7
C
NC SA13 SA3 VDD SA5 SA1
D
DQb0 NC
VSS
ZQ
SS
G
VSS DQa4 NC
VSS
NC DQa5
E
NC DQB1 VSS
F
VDDQ NC
VSS
VSS DQa6 VDDQ
VSS
NC DQa7
G
H
NC DQb2
SWEB
NC
DQb3 NC
VSS
NC
VSS DQa8 NC
J
VDDQ VDD VREF VDD VREF VDD VDDQ
K
NC DQb8 VSS
K
K
VSS
NC DQa3
L
DQb7 NC
VSS
SWEA
DQA2 NC
NC VDDQ
M
N
VDDQ DQb6 VSS
SWE
VSS
DQb5 NC
VSS SA16 VSS DQA1 NC
NC DQa0
P
NC DQb4 VSS SA14 VSS
R
NC
SA9
M1
VDD
M2 SA10 NC
T
NC SA17 SA11 SA12数控SA15 ZZ
U
VDDQ TMS TDI TDO TCK
NC VDDQ
（ TOP VIEW ）
2
HM62G18512系列
引脚说明
名字
V
DD
V
SS
V
DDQ
V
REF
K
K
SS
SWE
圣
SWEx
G
ZZ
ZQ
DQxn
M1, M2
TMS
TCK
TDI
TDO
NC
I / O类型
供应
供应
供应
供应
输入
输入
输入
输入
输入
输入
输入
输入
输入
I / O
输入
输入
输入
输入
产量
—
说明
核心供电
地
输出电源
输入参考：提供输入参考电压
时钟输入。高电平有效。
时钟输入。低电平有效。
同步芯片选择
同步写使能
同步地址输入
同步字节写使能
异步输出使能
掉电模式选择
输出阻抗控制
同步数据的输入/输出
输出协议模式选择
边界扫描测试模式选择
边界扫描测试时钟
边界扫描测试数据输入
边界扫描测试数据输出
无连接
1
X = A，B
n = 0, 1, 2...8
n = 0, 1, 2...18
X = A，B
笔记
M1
V
SS
M2
V
DD
协议
同步寄存器到寄存器操作
笔记
2
注：1. ZQ要被连接到V
SS
通过一个电阻RQ其中150
≤
RQ
≤
300
,
如果ZQ = V
DDQ
or
开，输出缓冲器阻抗将是最大的。最小阻抗的情况下，它需要
连接超过120个
ZQ和V之间
SS
.
2.有1协议与模式引脚。模式控制管脚（ M1，M2）都被束缚或者V
DD
或V
SS
分别。的模式控制输入的状态必须在开机进行设置，切莫
设备在操作期间改变。模式控制输入不是标准输入，可能不符合
V
IH
或V
IL
规范。此SRAM被只在同步寄存器到寄存器测试
操作。
3
HM62G18512系列
手术床
ZZ
H
L
L
L
L
L
L
SS
×
H
×
L
L
L
L
G
×
×
H
L
×
×
×
SWE
×
×
×
H
L
L
L
SWEa SWEB
K
×
×
×
×
L
L
H
×
×
×
×
L
H
L
×
L-H
×
L-H
L-H
L-H
L-H
K
×
H-L
×
H-L
H-L
H-L
H-L
手术
睡眠模式
DEAD
（未选中）
DEAD
（虚读）
读
写A，B字节
写一个字节
写B字节
DQ （N ）
高-Z
×
高-Z
×
高-Z
高-Z
高-Z
DQ的第（n + 1）
高-Z
高-Z
高-Z
DOUT
(a,b)0-8
嚣（一，二） 0-8
嚣（一） 0-8
DIN（二） 0-8
注：1 。
×
表示不关心的同步输入和H或L异步输入。
2.
瑞典， SS ， SWEa
to
SWEB ，
SA进行采样K时钟的上升沿。
3.虽然差分时钟操作是隐含的，这个SRAM将一个时钟正常运行
相（ K或
K)
连接到V
REF
。在这样的单端时钟的操作，所有参数
本文档中指定将被满足。
5
QQ：2880707522 复制
