【EO描述特点HM534253B系列1M的VRAM （ 256千字×4-bit)E0165H10 （版】,IC型号HM534253BJ-6,HM534253BJ-6 PDF资料,HM534253BJ-6经销商,ic,电子元器件-51电子网

描述

特点

HM534253B系列

1M的VRAM （ 256千字

4-bit)

E0165H10 （版本1.0 ）

（上ADE - 203-204D （ Z））

2001年7月6日（ K）

该HM534253B是1兆位多端口视频RAM配备有256千字

4位动态RAM和一个

512-word

4位的SAM （串行存取存储器）。它的RAM和SAM独立运作，

异步。它可以RAM和SAM之间传送数据。此外，它有两种模式，以实现快速

写在RAM中。块写入和闪存的写入模式明确了4个字中的数据

4位和1行的数据

(512-word

在RAM中的一个周期的4位）分别。和HM534253B使得分割传输周期

可以通过将SAM为两个分裂的缓冲区配备了256字

每4位。这个周期可以传输

数据到SAM这是不活动的，并允许连续的串行访问。

多端口企业

RAM和SAM能力异步和同步操作

RAM ： 256千字

4-bit

SAM ： 512字

4-bit

存取时间

RAM ： 60纳秒/ 70纳秒/ 80纳秒/ 100 ns（最大值）

SAM ： 20纳秒/ 22纳秒/ 25纳秒/ 25 ns（最大值）

周期

RAM ： 125纳秒/ 135纳秒/ 150纳秒/ 180 ns（最小值）

SAM ： 25纳秒/ 25纳秒/ 30纳秒/ 30 ns（最小值）

低功耗

活跃

RAM ： 413毫瓦最大

SAM ： 275毫瓦最大

待机38.5毫瓦最大

高速页面模式的能力

面膜写模式功能

RAM和SAM能力之间的双向数据传输周期

分割传输周期能力

尔必达内存公司是NEC公司与日立公司合资的DRAM公司

HM534253B系列

块写入模式功能

Flash写模式功能

刷新3变化（ 8毫秒/ 512次）

RAS-只

刷新

CAS先于RAS

刷新

隐藏刷新

TTL兼容

型号

HM534253BJ-6

HM534253BJ-7

HM534253BJ-8

HM534253BJ-10

HM534253BZ-6

HM534253BZ-7

HM534253BZ-8

HM534253BZ-10

SI/O0

SI/O1

DT / OE

I/O0

I/O1

RAS

订购信息

管脚配置

HM534253BJ系列

SI/O3

SI/O2

I/O3

I/O2

DSF

CAS

QSF

（ TOP VIEW ）

存取时间

60纳秒

70纳秒

80纳秒

100纳秒

60纳秒

70纳秒

80纳秒

100纳秒

包

400万28引脚塑料SOJ （ CP- 28D ）

400万28引脚塑料ZIP （ ZP -28 ）

数据表E0165H10

HM534253BZ系列

I/O2

SI/O3

SI/O1

I/O0

RAS

CAS

DSF

I/O3

SI/O2

SI/O0

DT / OE

I/O1

QSF

（底视图）

HM534253B系列

引脚说明

引脚名称

A0 – A8

I / O0 - I / O3

SI / O0 - SI / O3

RAS

CAS

DT / OE

DSF

QSF

功能

地址输入

双口RAM的数据输入/输出

SAM端口的数据输入/输出

行地址选通

列地址选通

写使能

数据传输/输出使能

串行时钟

SAM端口启用

特殊功能的输入标志

特殊功能输出标志

电源

地

无连接

数据表E0165H10

HM534253B系列

框图

感测放大器& I / O总线

块写入闪存写入

控制

列解码器

存储阵列

输入数据

控制

地址掩码

转让

门

数据

串行输出

卜FF器

串行输入

卜FF器

面膜

颜色

SI / O0 - SI / O3

输入

卜FF器

产量

卜FF器

时序产生器

I / O0 - I / O3

数据表E0165H10

RAS

CAS

DT / OE

DSF

SAM列解码器

转让

门

数据

SAM I / O总线

A0 – A8

列地址

卜FF器

行地址

卜FF器

刷新

计数器

行解码器

串行地址

计数器

QSF

HM534253B系列

引脚功能

表1

CAS

DT / OE WE

注：X ： H或L。

RAS

（输入引脚）：

RAS

是一个基本的RAM中的信号。它是有源低级别和待机中的较高水平。排

地址和如表1所示的信号输入时的下降沿

RAS 。

这些信号的输入电平

确定HM534253B的操作周期。

该HM534253B的操作周期

输入电平的下降沿

RAS

DSF

DSF在下降沿

CAS

—

操作模式

CBR刷新

写传输

拟转让

斯普利特写传输

阅读转移

斯普利特读取传输

读/写面膜

面膜块写入

Flash写

读/写

块写

读套色/写

CAS

（输入引脚）：

列地址和DSF的信号在下降沿取入芯片

CAS ，

哪

确定HM534253B的操作模式。

CAS

控制I / O的RAM中的输出阻抗。

A0 - A8 （输入引脚）：

在下降沿A8的水平 - 行地址由A0确定

RAS 。

COLUMN

在下降沿A8的水平 - 地址由A0确定

CAS 。

在传输周期，行地址是

地址上的字线，与SAM的数据寄存器传送数据，地址和列地址是在SAM开始

转让后解决。

（输入引脚）：

宽E

销具有两个功能在下降沿

RAS

后。当

是低的

的下降沿

RAS ，

该HM534253B转向掩蔽写模式。根据当时的I / O级别，写

每个I / O可以被屏蔽。（WE处的下降沿平

RAS

不在乎在读周期）。当

是高

在下降沿

RAS ，

执行正常写周期。之后，

开关的读/写周期作为在一个

标准型DRAM 。在一个传输周期中，传输的方向是由下式确定

在下降沿电平

RAS 。

当

是低电平时，数据从SAM传送到RAM（数据被写入到RAM中），并且当

高电平时，数据从RAM传送到SAM （数据被从RAM中读出）。

数据表E0165H10