HI5634
DUCT
过时公关
eplacement
OMME
C
片
NDED
数据
NO RE
中心在港
技术燮
接触OU
.inters il.com/tsc
TERSIL或www
1-888-IN
P RE L I M I N A RY
2000年7月
网络文件编号
4745.1
高性能可编程
锁相环用于LCD应用
该HI5634是一种低成本但非常高性能
频率发生器行锁定和同步锁定高
分辨率的视频应用程序。采用了先进的低
电压CMOS混合信号技术， HI5634是一个
视频投影机和显示器，在有效的时钟解决方案
分辨率从VGA到UXGA超越
该HI5634提供像素时钟输出的微分（以
为250MHz ）和单端（ 150MHz的）格式。数字
相位调整电路允许像素的用户控制
时钟相位相对于恢复的同步信号。第二个
在一半的象素时钟速率的差分输出使
多路分解的多路A / D转换器。在FUNC引脚
提供无论是再生从锁相输入
环（PLL ）分频器链输出或重新同步，并
削尖的输入HSYNC 。
先进的PLL或者利用其内部的可编程
反馈分压器或外部分压器。该装置是
由标准予编程
2
C总线
串行接口。
特点
像素时钟频率高达250MHz
非常低的抖动
数字相位调整（ DPA）的时钟输出
平衡差分PECL输出
单端SSTL_3时钟输出
双缓冲的PLL / DPA控制寄存器
独立软件复位的PLL / DPA
内部或外部环路滤波器的选择
采用3.3V供电。输入5V容限。
I
2
C总线串行接口可在任低速运行
（ 100kHz时）或高速（ 400kHz的）
锁定检测
应用
液晶显示器和视频投影仪
同步锁相多个视频子系统
频率合成
简化的框图
环路滤波器
引脚
CLK
OSC
HSYNC
I
2
C接口
相
锁定
环
数字
相
调整
HI5634
（ SOIC ）
顶视图
VDDD
VSSD
SDA
SCL
1
2
3
4
5
6
7
8
9
24 IREF
23 CLK / 2 + （ PECL ）
22 CLK / 2-（ PECL ）
21 CLK + （ PECL ）
20 CLK- （ PECL ）
19 VSSQ
18 VDDQ
17 CLK （ SSTL ）
16 CLK / 2 （ SSTL ）
15 FUNC （ SSTL ）
14 LOCK / REF （ SSTL ）
13 I
2
CADR
CLK/2
FUNC
订购信息
产品型号
HI5634CB
温度。
RANGE （
o
C)
0到70
包
24 Ld的SOIC
PKG 。
号
M24.3
PDEN
EXTFB
HSYNC
EXTFIL
EXTFILRET
VDDA 10
VSSA 11
OSC 12
4-1
注意：这些器件对静电放电敏感;遵循正确的IC处理程序。
1-888- INTERSIL或321-724-7143
|
Intersil公司（和设计）是Intersil Americas Inc.公司的注册商标。
版权所有 Intersil公司美洲2002.版权所有
HI5634
绝对最大额定值
VDDA ， VDDD ， VDDQ （测量到VSS ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 4.3V
数字输入。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 VSSD -0.3V至+ 5.5V
模拟输出。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 VSSA -0.3V到VDDA + 0.3V
数字Pouts 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 VSSQ -0.3V到VDDQ + 0.3V
ESD额定值
人体模型（每MIL -STD- 883方法3015.7 ） 。 。 。 >2kV
热信息
热电阻（典型，注3 ）
θ
JA
(
o
C / W ）
SOIC封装。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
80
最高结温（塑料封装） 。 。 。 。 。 。 。 .150
o
C
最大存储温度范围。 。 。 。 。 。 。 。 。 -65
o
C至150
o
C
最大的铅温度（焊接10秒） 。 。 。 。 。 。 。 。 。 。 。 。 260
o
C
（ SOIC - 只会提示）
工作条件
温度范围。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0
o
C至70
o
C
电压范围（ VDDA ， VDDD ， VDDQ到VSS ） 。 。 。 。 。 。 3.0V至3.6V
注意：如果运行条件超过上述“绝对最大额定值” ，可能对器件造成永久性损坏。这是一个应力只评级和操作
器件在这些或以上的本规范的业务部门所标明的任何其他条件不暗示。
注意：
3.
θ
JA
测定用安装在评价PC板在自由空气中的分量。
电气规格
参数
直流电源电流
电源电流，数字
电源电流，输出驱动器
电源电流，模拟
每工作条件上面列出的，除非另有说明
符号
测试条件
民
典型值
最大
单位
IDDD
IDDQ
非洲工业发展十年
VDDD = 3.6V
VDDQ = 3.6V ，输出驱动器已启用
VDDA = 3.6V
-
-
-
-
-
-
25
6
5
mA
mA
mA
数字输入
（ SDA ， SCL ， PDEN ， EXTFB ， HSYNC ， OSC ，我
2
CADR ）
输入高电压
输入低电压
输入滞后
输入高电流
输入低电平电流
输入电容
I
IH
I
IL
C
IN
V
OL
I
OUT
= 3毫安。 V
OH
= 6.0V最大，为
通过外部上拉电阻来确定。
V
IH
= VDD
V
IL
= 0
V
IH
V
IL
2
VSS-0.3
0.2
-
-
-
-
-
-
-
-
-
5.5
0.8
0.6
±10
±200
10
V
V
V
A
A
pF
SDA
（输出模式： SDA是双向的）
输出低电压
-
-
0.4
V
PECL输出
（ CLK + ， CLK- ， CLK / 2 + ， CLK / 2 ）
输出高电压
输出低电压（注4 ）
V
OH
V
OL
R
O
f
HSYNC
f
OSC
t
r
t
P
t
S
t
F
t
0
t
1
I
OUT
= 0
I
OUT
=编程值
1 ＆ LT ; V
O
＆ LT ; 2V
章第7 [7] = 0
章第7 [7] = 1
-
1.0
-
-
VDD
-
V
V
SSTL_3输出
（ CLK ， CLK / 2 ， FUNC ， LOCK / REF ）
输出电阻
AC输入特性
HSYNC输入频率
OSC输入频率
时序特性
（注5 ）
REF输出转换时间
PECL CLK输出转换时间
SSTL CLK输出转换时间
FUNC输出转换时间
HSYNC至REF延迟
REF为PECL时钟延迟
上升时间/下降时间
上升时间/下降时间
上升时间/下降时间
上升时间/下降时间
-
-
-
-
11.3
-1.0
2.8/1.8
1.0/1.2
1.6/0.7
1.2/1.0
11.5
0.8
-
-
-
-
12
2.2
ns
ns
ns
ns
ns
ns
0.008
0.02
-
-
10
100
兆赫
兆赫
-
-
80
4-4
HI5634
电气规格
参数
PECL时钟占空比
PECL时钟到SSTL时钟延时
PECL时钟到FUNC延迟
PECL时钟为PECL时钟/ 2延迟
PECL时钟为SSTL时钟/ 2延迟
SSTL时钟占空比
注意事项：
4. V
OL
绝不能落在指定的最低水平或低于我
OUT
值可能无法保持。
5.测量电压为3.6V 0
o
C，为135MHz输出频率， PECL时钟线为75Ω终接， SSTL时钟线未结束， 20pF的负载。过渡
基于时间终止而有所不同。请参阅“输出时序图”的详细信息。
每工作条件上面列出的，除非另有说明
（续）
符号
t
2
, t
3
t
4
t
5
t
6
t
7
t
8
, t
9
测试条件
民
45
0.2
1.5
1.0
1.1
45
典型值
50
0.75
1.9
1.3
1.4
50
最大
55
1.2
2.3
1.5
1.8
55
单位
%
ns
ns
ns
ns
%
应用信息
概观
该HI5634地址锁定严格的图形系统线
和同步锁定的应用程序，并提供时钟信号
通过高性能视频A / D转换器所需。包括
是一个锁相环（ PLL），一个500MHz的电压
控制振荡器（VCO ） ，一个数字相位调整到
提供用户编程的像素时钟的延迟，所述用于
多路分解复用的A / D转换器，两者平衡
可编程（ PECL ）和单端（ SSTL_3 ）高速
时钟输出。
数字相位调整
数字相位调整允许添加的
可编程延迟到像素时钟输出，相对于
恢复水平同步信号。添加延迟的能力
当多个视频源必须是特别有用
同步。达一个象素时钟周期的延迟是
可选择在下面的增量：
1/64期为像素时钟速率为40MHz
1/32期为像素时钟速率为80MHz
1/16期为像素时钟频率至160MHz
输出驱动器和逻辑输入
该HI5634采用低电压TTL （ LVTTL ）输入，以及
作为SSTL_3 （ EIA / JESD8-8 ）和低电压PECL （伪
ECL ）输出，在3.3V电源电压下工作。该LVTTL
输入5V的电压。该SSTL_3和差分PECL
输出驱动器驱动电阻端接或传输
线。在较低的时钟频率， SSTL_3输出可以是
操作未结束。
锁相环
该锁相环是用于行锁定优化
应用，其中所述输入是水平同步信号。
高性能施密特触发器先决条件
HSYNC的输入，它的脉冲可以被降解，如果他们是
从远程源。这个预处理HSYNC信号
提供作为一个干净的参考信号具有短过渡
时间（与此相反，在信号是一个典型的个人计算机的图形卡
提供有几十纳秒的过渡时间）。
第二高频输入如一个晶体振荡器
和7位的可编程分频器可以被选择。这
选择允许环路从本地源工作，并
也用于评估固有抖动是有用的。
一个12位可编程反馈分频器完成循环。
设计者可替代外部分压器。
无论是空调的HSYNC输入或输出循环
（恢复HSYNC ）可在FUNC引脚对齐
像素时钟的边缘。
I
2
C总线串行接口
该HI5634采用业界标准I
2
C总线串行
界面。该接口使用12个寄存器：一个是只写，
8个读/写，以及三个只读。两个HI5634设备
可以寻址，根据我的状态
2
CADR引脚。
当该引脚为低电平时，读出地址是4DH ，和写
地址是4通道。当该引脚为高电平时，读出地址是
4FH ，和写地址是4EH 。在我
2
C总线串行
接口可以在任低速（ 100kHz时）或高速运行
（ 400kHz的），并提供可承受5V输入。
PC板布局
用PC板具有至少四层： 1电源，一个
地面和2的信号。没有特殊的切口需要进行
电源层和接地层。所有的电源电压必须是
从共同源提供，并且必须斜坡上升在一起。
助焊剂等板面的碎片会降低
外部环路滤波器的性能。保证
董事会HI5634区域无污染物。
自动上电复位检测
该HI5634具有自动上电复位检测电路
并自行复位当电源电压低于阈值
值。需要一个复位信号无需外部连接。
4-5
QQ：2881677436 复制
