HI-8282
2001年1月
概述
在HI- 8282是用于将硅栅CMOS器件
所述ARINC-429串行数据总线向一个16位的并行数据总线。
两个接收器和一个独立的发射器是
提供的。接收器的输入电路和逻辑是
专为满足ARINC 429规范装载，
电平检测，定时和协议。发射器
部分提供了ARINC 429通讯协议。
附加的接口电路，诸如霍尔特HI- 8382是
翻译5伏的逻辑输出，以ARINC 429所需
驱动电平。
16位并行数据总线交换32位的ARINC
在两个步骤中的数据字时，无论装载的发射机
或询问的接收器。与数据总线接口
CMOS和TTL 。
的所有电路的定时与主时钟输入开始时，
CLK 。对于ARINC 429应用程序，主时钟
频率为1兆赫。
每个独立的接收器监视与所述数据流
采样率的10倍的数据速率。采样速率是
软件可选择在任1MHz的或125KHz的。结果
奇偶校验都可以作为第32 ARINC位。该
HI- 8282检查空和数据的时序，将拒绝
错误的模式。例如，一个125 kHz的时钟
选择，数据的频率必须是10.4千赫之间
和15.6千赫。
发射机有一个先入先出（FIFO）存储器，以
存储8 ARINC字传输。的数据速率
发射器可通过软件选择通过将主
时钟（CLK）通过10或80的主时钟用于
设置该ARINC-传输的定时内所要求的
分辨率。
特点
!
ARINC 429规范兼容
!
16位并行数据总线
!
直接接收器接口ARINC总线
!
定时控制10倍的数据速率
!
可选的数据时钟
!
每ARINC接收错误拒绝
规格429
!
自动发送数据时序
!
自我测试模式
!
奇偶校验功能
!
低功耗，单5伏电源
!
工业&整个军用温度范围
!
DESC SMD零件号
引脚配置
（ TOP VIEW ）
应用
!
航空电子设备的数据通信
!
串行到并行转换
!
并行到串行转换
N / C - 1
D / R1 - 2
D / R 2 - 3
SEL - 4
EN1 - 5
EN2 - 6
BD15 - 7
BD14 - 8
BD13 - 9
BD12 - 10
BD11 - 11
HI-8282PQI
＆放大器;
HI-8282PQT
33 - N / C
32 - N / C
31 - CWSTRX
30 - ENTX
29 - 429DO
28 - 429DO
27 - TX / R
26 - PL2
25 - PL1
24 - BD00
23 - BD01
44引脚塑料四方扁平封装（ PQFP ）
（额外的封装引脚配置，请参阅第4-38页）
（ DS8282 A版）
HOLT集成电路
4-29
01/01
HI-8282
引脚说明
符号
VCC
429DI1 （ A）
429DI1 （ B）
429DI2 （ A）
429DI2 （ B）
D/R1
D/R2
SEL
EN1
EN2
BD15
BD14
BD13
BD12
BD11
BD10
BD09
BD08
BD07
BD06
GND
BD05
BD04
BD03
BD02
BD01
BD00
PL1
PL2
TX / R
429DO
429DO
ENTX
CWSTR
CLK
TX CLK
MR
功能
动力
输入
输入
输入
输入
产量
产量
输入
输入
输入
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
动力
I / O
I / O
I / O
I / O
I / O
I / O
输入
输入
产量
产量
产量
输入
输入
输入
产量
输入
+5V ±5%
描述
ARINC接收器1正输入端
ARINC接收器1负输入端
ARINC接收器2的正输入
ARINC接收器2负输入端
接收器1数据准备好标志
接收器2数据准备好标志
接收数据字节选择（ 0 =字节1） （ 1字节= 2）
数据总线控制，使接收机1数据输出
数据总线控制，使接收器2的数据输出，如果EN1高
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
0V
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
锁存使能，从数据总线字节1进入到发射FIFO。
锁存使能，从数据总线为2字节输入到发射机FIFO。必须遵循PL1 。
发送器就绪标志。变低时， ARINC字加载到FIFO 。变高
后变速器和FIFO为空。
从发射器输出"ONES"数据。
从发射器输出"ZEROES"数据。
启用传输
时钟控制字寄存器
主时钟输入
发送器时钟等于主时钟（ CLK ） ，无论是10或80分。
主复位，低电平有效
HOLT集成电路
4-30
功能说明
控制字寄存器
在HI - 8282包含10个数据触发器的D输入CON-
，连接到该数据总线和时钟相连CWSTR 。每
触发器提供选项给用户，如下所示：
数据
公共汽车
ARINC 429数据格式
下表显示了在与交换数据的位位置
接收器或发送器。 ARINC- 1位是第一位
发送或接收的。
1个字节
BD BD BD BD BD BD BD BD BD BD BD BD BD BD BD BD
15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00
13 12 11 10
9
31 30 32
1
2
3
4
5
6
7
8
数据
公共汽车
针
BDO5
功能控制
描述
如果启用，内部连接
为合格429DO和
429DO到接收逻辑输入
如果启用， ARINC位9和，
10 ，必须在接下来的两个匹配
控制字位
如果接收器1解码器是
使能时，该ARINC-位9
必须将此位匹配
如果接收器1解码器是
启用后， ARINC 10位
必须将此位匹配
如果启用， ARINC位9和
10 ，必须在接下来的两个匹配
控制字位
如果接收机2解码器是
启用，则ARINC位9
必须将此位匹配
如果接收机2解码器是
启用，则ARINC 10位
必须将此位匹配
逻辑0使得正常的奇校验
而逻辑1时，允许偶校验
在发射第32位输出
CLK由10或除以任意
80获得XMTR数据时钟
CLK由10或除以任意
80获得RCVR数据时钟
ARINC
位
SELF TEST
0 = ENABLE
2字节
数据
公共汽车
ARINC
位
BD BD BD BD BD BD BD BD BD BD BD BD BD BD BD BD
15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00
29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14
BDO6
接收器1
解码器
1 =启用
BDO7
-
-
接收器
ARINC总线接口
图1示出了针对每个接收器输入电路。在ARINC 429
规范要求下面的检测水平：
BDO8
-
-
BDO9
接收器2
解码器
1 =启用
BD10
-
-
状态
一
零
零
差分电压
6.5伏特至13伏特
2.5伏特至-2.5伏特
-6.5伏特至-13伏
BD11
-
-
BD12
倒置
XMTR
奇偶
XMTR数据
CLK选择
RCVR DTA
CLK选择
1 =启用
对HI - 8282保证识别这些水平的具有共同
模电压相对于GND小于± 4V为最坏的情况
条件（ 4.75V电源和13V的信号电平） 。
在设计保证检测上述的公差
水平，因此实际接受范围稍大。如果
ARINC-信号超出实际接受的范围，包括
空值，芯片将拒绝该数据。
BD13
0 = ÷10
1 = ÷80
0 = ÷10
1 = ÷80
BD14
HOLT集成电路
4-31
HI-8282
功能说明（续）
接收器逻辑操作
图2示出每个接收器的逻辑部分的方框图。
位时序
在ARINC 429规范包含下列时间
说明书中对接收的数据：
高速
低速
100K BPS ± 1 ％ 12K BPS -14.5K
1.5 ± 0.5微秒
10 ± 5微秒
1.5 ± 0.5微秒
10 ± 5微秒
5微秒±5％
34.5至41.7微秒
3.每个数据位必须由不少于跟随其前任
8样品和不超过12个样品。以这种方式在
比特率进行检查。正是有了1MHz的输入时钟频率，
可接受的数据的比特率如下：
高速
数据比特率MIN
数据比特率最大
83K BPS
125K BPS
低速
10.4K BPS
15.6K BPS
比特率
脉冲上升时间
脉冲下降时间
脉宽
4.道峡定时器样本空移位寄存器的每
10输入的时钟（ 80，用于低速）后的最后一个数据位
有效接收。如果空存在，道峡计数器
递增。 3计数将使明年接收。
接收器校验位
接收器奇偶校验电路计数的人接受，包括
奇偶校验位， ARINC-位32。如果结果为奇数，则"0"会出现在
第32位。
再次HI- 8282接受符合这些规格的信号
并拒绝了容差范围。的方式，逻辑操作
实现这一点在下面描述：
1.关键时序检查逻辑的性能是一个AC-
牧师1MHz的时钟源。
小于0.1％的误差是
recommmended 。
2.采样移位寄存器是10位长，并且必须出示
连续三次问鼎，被认为是有效的零点或空值
数据。此外，对于数据位，在高位位的一个或零
采样移位寄存器必须跟在一个空
的数据位时间内较低位。对于单词差距空，
三个连续空值必须在两个上部被发现和
低位采样移位寄存器。以这种方式，微型
妈妈脉冲宽度保证。
检索数据
一旦32位的有效识别，接收逻辑产生
序列结束（ EOS ） 。如果接收机译码器被使能
和第9和第10位ARINC匹配控制字
编程位，或者如果接收器解码器被禁用，则EOS
钟表数据就绪标志触发器为"1" ，D / R 1或D / R 2 （或两者）
将变低。该数据标志的接收器将保持低电平，直到后
无论从那个接收器ARINC字节检索。这是
通过激活与EN SEL ，字节选择，实现低
检索的第一个字节和激活EN与SEL高
检索的第二个字节。 ENI从接收器1检索数据和
EN2从接收器2检索数据。
如果另一个ARINC字被接收，并且一个新的EOS出现
的两个字节被检索之前，所述数据被重写
新词。
到引脚
SEL
EN
D / R
解码器
控制
位
MUX
控制
32至16 DRIVER
控制
BIT BD14
时钟
选项
时钟
CLK
/
LATCH
启用
控制
BITS 9 & 10
32位锁存器
位
计数器
和
完
顺序
32位移位寄存器
数据
奇偶
查
32ND
位
位时钟
EOS
EOS
问鼎
WORD GAP
WORD GAP
定时器
位时钟
移位寄存器
开始
结束
零
移位寄存器
顺序
控制
零
移位寄存器
错误
错误
发现
时钟
图2中。
接收器框图
HOLT集成电路
4-32
发射机
发射机部分的方框图如图3所示。
发射器奇偶校验
奇偶发生器计数在31位字的人。如果
BD12控制字位被设置为低，发射的第32位会
奇偶奇。如果控制位为高奇偶均匀。
FIFO操作
该FIFO时，首先脉冲PL1装载1字节顺序装
然后PL2加载的字节2.控制逻辑会自动加载
FIFO中的下一个可用位置的31位字。如果TX / R ，
发送就绪标志为高电平（ FIFO为空） ，然后8个字，
每个31位长，可以被加载。如果TX / R为低电平，则只有
可利用的位置可被加载。如果所有的8个位置都满了，
FIFO忽略进一步尝试加载数据。
SELF TEST
如果BD05控制字位被设置为低， 429DO或429DO成为
输入到接收器绕过接口电路。
SYSTEMOPERATION
两个接收器是独立的发射器。因此，
数据交换的控制是严格根据用户的选择。该
唯一的限制是：
1.如果没有检索到接收到的数据可能会被覆盖
在一个ARINC字周期。
2. FIFO可以存储8个字最大，并忽略
如果企图完全加载另外的数据。
发送数据3字节1 ，必须先加载。
接收到的数据的4字节要么可以先检索。
两个字节必须检索清除数据准备好标志。
5.在ENTX ，发送允许，变高也不能去
低到TX / R，发射readyflag ，变高。否则，
在传输过程中有一个ARINC-字被丢失。
数据传输
当ENTX变为高电平，使传输时，FIFO
位置递增与顶部的寄存器加载到
数据发送移位寄存器。在2.5的数据时钟的第一个
数据位出现在任429DO或429DO 。的31比特的
数据发送移位寄存器被顺序呈现给
在ARINC 429格式下的时序输出：
高速
10个时钟
5个时钟周期
5个时钟周期
40个时钟
低速
80个时钟
40个时钟
40个时钟
320时钟
ARINC数据位时间
数据位时间
NULL位时间
WORD间隔时间
字计数器检测时，所有加载的位置是
发送和设置发送器就绪标志， TX / R高。
HOLT集成电路
4-33
HI-8282
2006年9月
ARINC 429串行发送器和双接收机
特点
!
ARINC 429规范兼容
!
16位并行数据总线
!
直接接收器接口ARINC总线
!
定时控制10倍的数据速率
!
可选的数据时钟
!
每ARINC接收错误拒绝
规格429
!
自动发送数据时序
!
自我测试模式
!
奇偶校验功能
!
低功耗，单5伏电源
!
工业&整个军用温度范围
概述
在HI- 8282是用于将硅栅CMOS器件
所述ARINC-429串行数据总线向一个16位的并行数据总线。
两个接收器和一个独立的发射器是
提供的。接收器的输入电路和逻辑是
专为满足ARINC 429规范装载，
电平检测，定时和协议。发射器
部分提供了ARINC 429通讯协议。
外部线路驱动器，如霍尔特HI- 8585和HI- 3182
需要翻译的5伏的逻辑输出到ARINC-429
驱动电平。
16位并行数据总线交换32位的ARINC
在两个步骤中的数据字时，无论装载的发射机
或询问的接收器。与数据总线接口
CMOS和TTL 。
的所有电路的定时与主时钟输入开始时，
CLK 。对于ARINC 429应用程序，主时钟
频率为1兆赫。
每个独立的接收器监视与所述数据流
采样率的10倍的数据速率。采样速率是
软件可选择在任1MHz的或125KHz的。结果
奇偶校验都可以作为第32 ARINC位。该
HI- 8282检查空和数据的时序，将拒绝
错误的模式。例如，一个125 kHz的时钟
选择，数据的频率必须是10.4千赫之间
和15.6千赫。
发射机有一个先入先出（FIFO）存储器，以
存储8 ARINC字传输。的数据速率
发射器可通过软件选择通过将主
时钟（CLK）通过10或80的主时钟用于
设置该ARINC-传输的定时内所要求的
分辨率。
!
DSCC SMD零件号
引脚配置
（ TOP VIEW ）
VCC
（ REC 1 INPUT） 429DI1 （ A）
（ REC.1 INPUT） 429DI1 （B ）
（ REC 2 INPUT） 429DI2 （ A）
（ REC 2 INPUT） 429DI2 （B ）
（ REC.1数据标志）D / R1
（ REC.2数据标志）D / R2
（ REC 。 BYTE SELECT ）
SEL
（ REC 1 OUTPUT ENABLE） EN1
（ REC 2 OUTPUT ENABLE ） EN2
BD15
BD14
BD13
BD12
BD11
BD10
BD09
BD08
BD07
BD06
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
NC
MR
CLK
NC
NC
CWSTR （控制字选通）
ENTX
（ ENABLE XMIT ）
429DO （ XMIT DATA）
429DO （ XMIT DATA）
TX / R
PL2
PL1
BD00
BD01
BD02
BD03
BD04
BD05
GND
（ XMIT准备好标志）
（ XMIT字节2 LE ）
（ XMIT BYTE 1 LE ）
（主复位）
（ MASTER CLK IN）
TX CLK （ XMIT CLOCK OUT ）
应用
!
航空电子设备的数据通信
!
串行到并行转换
!
并行到串行转换
HI - 8282C / CT / CM - 01 / CM -03
SMD ＃ 5962-8688002QA
40引脚陶瓷侧面钎焊DIP
（额外的封装引脚配置参见第10页）
（ DS8282修订版E）
HOLT集成电路
www.holtic.com
09/06
HI-8282
引脚说明
符号
VCC
429DI1 （ A）
429DI1 （ B）
429DI2 （ A）
429DI2 （ B）
D/R1
D/R2
SEL
EN1
EN2
BD15
BD14
BD13
BD12
BD11
BD10
BD09
BD08
BD07
BD06
GND
BD05
BD04
BD03
BD02
BD01
BD00
PL1
PL2
TX / R
429DO
429DO
ENTX
CWSTR
CLK
TX CLK
MR
功能
动力
输入
输入
输入
输入
产量
产量
输入
输入
输入
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
动力
I / O
I / O
I / O
I / O
I / O
I / O
输入
输入
产量
产量
产量
输入
输入
输入
产量
输入
+5V ±5%
描述
ARINC接收器1正输入端
ARINC接收器1负输入端
ARINC接收器2的正输入
ARINC接收器2负输入端
接收器1数据准备好标志
接收器2数据准备好标志
接收数据字节选择（ 0 =字节1） （ 1字节= 2）
数据总线控制，使接收机1数据输出
数据总线控制，使接收器2的数据输出，如果EN1高
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
0V
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
锁存使能，从数据总线字节1进入到发射FIFO。
锁存使能，从数据总线为2字节输入到发射机FIFO。必须遵循PL1 。
发送器就绪标志。变低时， ARINC字加载到FIFO 。变高
后变速器和FIFO为空。
从发射器输出"ONES"数据。
从发射器输出"ZEROES"数据。
启用传输
时钟控制字寄存器
主时钟输入
发送器时钟等于主时钟（ CLK ） ，无论是10或80分。
主复位，低电平有效
HOLT集成电路
2
HI-8282
功能说明
控制字寄存器
在HI - 8282包含10个数据触发器的D输入CON-
，连接到该数据总线和时钟相连CWSTR 。每
触发器提供选项给用户，如下所示：
数据
公共汽车
ARINC 429数据格式
下表显示了在与交换数据的位位置
接收器或发送器。 ARINC- 1位是第一位
发送或接收的。
1个字节
BD BD BD BD BD BD BD BD BD BD BD BD BD BD BD BD
15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00
13 12 11 10
9
31 30 32
1
2
3
4
5
6
7
8
数据
公共汽车
针
BDO5
功能控制
描述
如果启用，内部连接
为合格429DO和
429DO到接收逻辑输入
如果启用， ARINC位9和，
10 ，必须在接下来的两个匹配
控制字位
如果接收器1解码器是
使能时，该ARINC-位9
必须将此位匹配
如果接收器1解码器是
启用后， ARINC 10位
必须将此位匹配
如果启用， ARINC位9和
10 ，必须在接下来的两个匹配
控制字位
如果接收机2解码器是
启用，则ARINC位9
必须将此位匹配
如果接收机2解码器是
启用，则ARINC 10位
必须将此位匹配
逻辑0使得正常的奇校验
而逻辑1时，允许偶校验
在发射第32位输出
CLK由10或除以任意
80获得XMTR数据时钟
CLK由10或除以任意
80获得RCVR数据时钟
ARINC
位
SELF TEST
0 = ENABLE
2字节
数据
公共汽车
ARINC
位
BD BD BD BD BD BD BD BD BD BD BD BD BD BD BD BD
15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00
29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14
BDO6
接收器1
解码器
1 =启用
BDO7
-
-
接收器
ARINC总线接口
图1示出了针对每个接收器输入电路。在ARINC 429
规范要求下面的检测水平：
BDO8
-
-
BDO9
接收器2
解码器
1 =启用
BD10
-
-
状态
一
零
零
差分电压
6.5伏特至13伏特
2.5伏特至-2.5伏特
-6.5伏特至-13伏
BD11
-
-
BD12
倒置
XMTR
奇偶
XMTR数据
CLK选择
RCVR DTA
CLK选择
1 =启用
对HI - 8282保证识别这些水平的具有共同
模电压相对于GND小于± 4V为最坏的情况
条件（ 4.75V电源和13V的信号电平） 。
在设计保证检测上述的公差
水平，因此实际接受范围稍大。如果
ARINC-信号超出实际接受的范围，包括
空值，芯片将拒绝该数据。
BD13
0 = ÷10
1 = ÷80
0 = ÷10
1 = ÷80
BD14
v
cc
429DI1 （ A）
OR
迪FF erential
放大器器
比较
问鼎
429DI2 （ A）
GND
零
v
cc
429DI1 （ B）
OR
零
429DI2 （ B）
GND
图1 。
ARINC接收器输入
HOLT集成电路
3
HI-8282
功能说明（续）
接收器逻辑操作
图2示出了各逻辑部分的方框图。
接收器。
位时序
在ARINC 429规范包含下列时间
说明书中对接收的数据：
高速
低速
100K BPS ± 1 ％ 12K BPS -14.5K
比特率
10 ± 5微秒
脉冲上升时间
1.5 ± 0.5微秒
10 ± 5微秒
脉冲下降时间
1.5 ± 0.5微秒
5微秒±5％
34.5至41.7微秒
脉冲宽度
在HI- 8282接受符合这些规格的信号和
公差外的拒绝。的方式，逻辑操作
实现这一点在下面描述：
1.关键时序检查逻辑的性能是一个AC-
牧师1MHz的时钟源。小于0.1％的误差是中建议
谁料。
2.采样移位寄存器是10位长，并且必须出示
连续三次问鼎，被认为是有效的零点或空值
数据。此外，对于数据位，在上部的一个或零
的采样移位寄存器的位必须随后在空
的数据位时间内的下位。在字中的空
间隙，连续三次空值必须在两个上找到
和下位的采样移位寄存器。以这种方式在
最小脉冲宽度得到了保证。
3.每个数据位必须由不少于跟随其前任
8样品和不超过12个样品。以这种方式在
比特率进行检查。正是有了1MHz的输入时钟频率，
可接受的数据的比特率如下：
高速
数据比特率MIN
数据比特率最大
83K BPS
125K BPS
低速
10.4K BPS
15.6K BPS
4.道峡定时器样本空移位寄存器的每
10输入的时钟（ 80，用于低速）后的最后一个数据位
有效接收。如果空存在，道峡计数器
递增。 3计数将使明年接收。
接收器校验位
接到接收器奇偶校验电路计数的人，包括杆
性位， ARINC第32位。如果结果为奇数，则"0"将出现在
第32位。
检索数据
一旦32位的有效识别，接收逻辑产生
序列结束（ EOS ） 。如果接收机译码器被使能
和第9和第10位ARINC匹配控制字亲
克的位，或者如果接收器解码器被禁用，则EOS
时钟的数据准备好标志触发器为"1" ，D / R1或D / R2 （或
两者）将变低。标志的数据为一个接收器将保持为低非
直到检索从接收器ARINC两个字节之后。这
通过激活与EN SEL来实现，所述字节选择器，
低检索的第一个字节和激活EN与SEL高
检索的第二个字节。 EN1从接收器1中检索数据
和EN2从接收器2检索数据。
如果另一个ARINC字被接收，并且发生BE-一个新的EOS
前两个字节被检索，该数据是由覆盖
新词。
到引脚
SEL
EN
D / R
解码器
控制
位
MUX
控制
32至16 DRIVER
控制
BIT BD14
时钟
选项
时钟
CLK
/
LATCH
启用
控制
BITS 9 & 10
32位锁存器
位
计数器
和
完
顺序
32位移位寄存器
数据
奇偶
查
32ND
位
位时钟
EOS
EOS
问鼎
WORD GAP
WORD GAP
定时器
位时钟
移位寄存器
开始
结束
零
移位寄存器
顺序
控制
零
移位寄存器
错误
错误
发现
时钟
图2中。
接收器框图
HOLT集成电路
4
HI-8282
功能说明（续）
发射机
发射机部分的方框图如图3所示。
发射器奇偶校验
奇偶发生器计数在31位字的人。如果
BD12控制字位被设置为低，发射的第32位会
奇偶奇。如果控制位为高时，奇偶校验为偶数。
FIFO操作
该FIFO时，首先PL1脉冲加载的字节顺序装
1，然后PL2自动加载字节2的控制逻辑
加载在FIFO中的下一个可用位置的31位字。如果
TX / R ，发送就绪标志，是高（ FIFO为空） ，然后8
换句话说，每个31位长，可以被加载。如果TX / R为低，则
仅在可利用的位置可被加载。如果所有的8个位置都
满， FIFO忽略进一步尝试加载数据。
SELF TEST
如果BD05控制字位被设置的低，数字输出
发射器内部连接到的逻辑输入
接收器，绕过模拟总线接口电路。数据
接收器1是作为发送和数据到接收机2发送的
补充。自检过程中传输的所有数据也存在
对血栓素（OUT）和血栓素B （OUT）线驱动器输出。
系统操作
两个接收器是独立的发射器。因此，
数据交换的控制是严格的用户的选择。该
唯一的限制是：
1.如果没有检索到接收到的数据可能会被覆盖
在一个ARINC字周期。
2. FIFO可以存储8个字最大，并忽略
如果企图完全加载另外的数据。
发送数据3字节1 ，必须先加载。
接收到的数据的4字节要么可以先检索。
两个字节必须检索清除数据准备好标志。
5.在ENTX ，发送允许，变高也不能去
低到TX / R，发送器就绪标志，变为高电平。否则，
在传输过程中有一个ARINC-字被丢失。
BIT BD12
数据传输
当ENTX变为高电平，使传输时，FIFO
位置递增与顶部的寄存器加载到
数据发送移位寄存器。在2.5的数据时钟的第一个
数据位出现在任429DO或429DO 。的31比特的
数据发送移位寄存器被顺序呈现给
在ARINC 429格式下的时序输出：
高速
10个时钟
5个时钟周期
5个时钟周期
40个时钟
低速
80个时钟
40个时钟
40个时钟
320时钟
ARINC数据位时间
数据位时间
NULL位时间
WORD间隔时间
字计数器检测时，所有加载的位置是
发送和设置发送器就绪标志， TX / R高。
31位并行
负载移位寄存器
位时钟
奇偶
发电机
数据和
NULL定时器
SEQUENCER
429DO
429DO
字时钟
位
和
WORD GAP
计数器
开始
顺序
8× 31 FIFO
地址
负载
字计数器
和
FIFO控制
增量
字数
TX / R
ENTX
FIFO
加载中
SEQUENCER
PL1
PL2
数据总线
数据
时钟
数据时钟
分频器
CLK
TX CLK
网络连接gure 3 。
发送器的框图
控制位
BD13
HOLT集成电路
5
QQ：2880707522 复制
