HI-3584A
2013年7月
ARINC 429 3.3V串行发送器
和双接收器与高速接口
应用
航空电子设备的数据通信
串行到并行转换
并行到串行转换
概述
在HI- 3584A从霍尔特集成电路是一种硅栅
CMOS器件，用于连接一个16位的并行数据总线的
ARINC-429串行总线。在HI- 3584A的设计提供了一个高
与早期的HI-相比速度主机CPU接口
3584产品。该器件可提供每两个接收器与
标签识别，一个32× 32的FIFO ，而模拟线路
接收器。多达16个的标签可以被编程为每个
接收器。独立发射器还具有一个32× 32
FIFO。所有三个FIFO的状态可以使用被监控
外部状态引脚或通过轮询的HI- 3584A的地位
注册。
其他功能还包括数据的可编程选项或
奇偶校验在第32位，和来解密32位的能力
字。另外，版本可具有不同的值
输入电阻，使用户能够更轻松地添加外部
雷击保护电路。
16位并行数据总线交换32位的ARINC
在两个步骤中的数据字时，无论装载的发射机
或询问的接收器。数据总线和控制所有
信号CMOS和TTL兼容。
在HI- 3584A适用的ARINC协议的接收器
和发射器。定时是基于1兆赫时钟。
附加的接口电路，诸如霍尔特HI- 8570或
HI- 8571是必需的翻译变送器的3.3伏
逻辑输出ARINC 429的驱动电平。
销刀豆网络gurations
（ TOP VIEW ）
（有关其它引脚配置13页）
参见下面的注释
64 - N / C
63 - RIN2B
62 - RIN2A
61 - RIN1B
60 - RIN1A
59 - N / C
58 - VDD
57 - VDD
56 - VDD
55 - N / C
54 - N / C
53 - MR
52 - TXCLK
51 - CLK
50 - RSR
49 - N / C
N / C - 1
D / R1 - 2
FF1 - 3
HF1 - 4
D / R 2 - 5
FF2 - 6
HF2 - 7
SEL - 8
EN1 - 9
EN2 - 10
N / C - 11
BD15 - 12
BD14 - 13
BD13 - 14
BD12 - 15
BD11 - 16
HI-3584APCI
HI-3584APCT
＆放大器;
HI-3584APCM
48 - CWSTR
47 - ENTX
46 - 429DO
45 - N / C
44 - N / C
43 - N / C
42 - N / C
41 - 429DO
40 - FFT
39 - HFT
38 - TX / R
37 - PL2
36 - PL1
35 - BD00
34 - BD01
33 - N / C
（注：所有3 VDD引脚都必须连接到相同的3.3V电源）
64 - 引脚塑料9毫米X 9毫米
芯片级封装
52 - D / R1
51 - RIN2B
50 - RIN2A
49 - RIN1B
48 - RIN1A
47 - VDD
46 - N / C
45 - N / C
44 - MR
43 - TXCLK
42 - CLK
41 - RSR
40 - N / C
特点
ARINC 429规范兼容
3.3V逻辑电源供电
双接收机和发射机接口
模拟线路接收器直接连接到总线ARINC
可编程的标签识别
片16的标签存储器为每个接收机
32 ×32的FIFO的每个接收器和发送器
对于发送器无关的数据速率选择
与每个接收器
状态寄存器
数据加扰控制
第32次发射位可以是数据或奇偶校验
自我测试模式
低功耗
工业&扩展级温度范围
FF1 - 1
HF1 - 2
D / R 2 - 3
FF2 - 4
HF2 - 5
SEL - 6
EN1 - 7
EN2 - 8
BD15 - 9
BD14 - 10
BD13 - 11
BD12 - 12
BD11 - 13
N / C - 17
BD10 - 18
BD09 - 19
BD08 - 20
BD07 - 21
BD06 - 22
GND - 23
N / C - 24
N / C - 25
N / C - 26
N / C - 27
BD05 - 28
BD04 - 29
BD03 - 30
BD02 - 31
N / C - 32
HI-3584APQI
HI-3584APQT
＆放大器;
HI-3584APQM
39 - N / C
38 - CWSTR
37 - ENTX
36 - N / C
35 - 429DO
34 - 429DO
33 - N / C
32 - FFT
31 - HFT
30 - TX / R
29 - PL2
28 - PL1
27 - BD00
52 - 引脚塑料四方扁平封装（ PQFP ）
(
（ DS3584A版本C ）
HOLT集成电路
www.holtic.com
BD10 - 14
BD09 - 15
BD08 - 16
BD07 - 17
BD06 - 18
N / C - 19
GND - 20
N / C - 21
BD05 - 22
BD04 - 23
BD03 - 24
BD02 - 25
BD01 - 26
0 7/13
HI-3584A
引脚说明
信号
VDD
RIN1A
RIN1B
RIN2A
RIN2B
D/R1
FF1
HF1
D/R2
FF2
HF2
SEL
EN1
EN2
BD15
BD14
BD13
BD12
BD11
BD10
BD09
BD08
BD07
BD06
GND
BD05
BD04
BD03
BD02
BD01
BD00
PL1
PL2
TX / R
HFT
FFT
429DO
429DO
ENTX
CWSTR
RSR
CLK
TX CLK
MR
功能
动力
输入
输入
输入
输入
产量
产量
产量
产量
产量
产量
输入
输入
输入
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
动力
I / O
I / O
I / O
I / O
I / O
I / O
输入
输入
产量
产量
产量
产量
产量
输入
输入
输入
输入
产量
输入
描述
+ 3.3V ± 5 ％ （这三个VDD引脚芯片级封装必须连接到同一个电源）
ARINC接收器1正输入端
ARINC接收器1负输入端
ARINC接收器2的正输入
ARINC接收器2负输入端
接收器1数据准备好标志
FIFO满接收器1
FIFO半满时，接收器1
接收器2数据准备好标志
FIFO满接收器2
FIFO半满时，接收器2
接收数据字节选择（ 0 =字节1） （ 1字节= 2）
数据总线控制，使接收机1数据输出
数据总线控制，使接收器2的数据输出，如果EN1高
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
0V
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
锁存使能，从数据总线字节1进入到发射FIFO。
锁存使能，从数据总线为2字节输入到发射机FIFO。必须遵循PL1 。
发送器就绪标志。变低时， ARINC字加载到FIFO 。变高后，
传输和FIFO为空。
发送FIFO半满
发送FIFO满
“一”从发射机输出数据
从发射机输出的“零点”的数据
启用传输
时钟控制字寄存器
读状态寄存器，如果SEL = 0 ，读取控制寄存器，如果SEL = 1
主时钟输入
发送器时钟等于主时钟（ CLK ） ，无论是10或80分。
主复位，低电平有效
HOLT集成电路
2
HI-3584A
功能说明
控制字寄存器
对HI - 3584A包含用于将一个16位的控制寄存器
配置该设备。控制寄存器CR0位 - CR15是
从BD00装 - BD15时CWSTR的低脉冲。 CON组
控制寄存器的内容都在数据总线输出，当SEL = 1
RSR的低脉冲。控制寄存器的每一位有后续
荷兰国际集团功能：
CR
位
CR0
状态寄存器
对HI - 3584A包含其可以是interro-一个9位的状态寄存器
选通，以确定该ARINC-接收机，数据的FIFO的状态
和发射器。状态寄存器的内容输出
BD00 - BD08当RSR引脚被拉低和SEL = 0未使用
位作为零输出。下表定义的状态稳压
存器位。
SR
功能
接收器1
数据时钟
SELECT
标签内存
READ / WRITE
状态
0
1
0
1
描述
数据速率= CLK / 10
数据速率= CLK / 80
正常工作
使用PL1 / PL2负载16个标签
阅读使用EN1 / EN2 16个标签
禁用标签识别
位
SR0
功能
数据就绪
（接收机1 ）
状态
0
1
描述
接收机1 FIFO为空
接收机1发送FIFO中包含有效的数据
复位到零，当所有的数据都有
被读取。 D / R 1引脚的逆
该位
接收器1 FIFO持有少于16
WORDS
接收器1 FIFO持有至少16
话。 HF1引脚的逆
该位。
接收器1 FIFO未满
接收器1 FIFO满。为了避免数据
损失时，FIFO必须在读
1 ARINC字周期。 FF1引脚
该位的逆
接收器2 FIFO为空
接收机2发送FIFO中包含有效的数据
复位到零，当所有的数据都有
被读取。 D / R 2引脚的逆
该位
接收器2 FIFO持有少于16
WORDS
接收器2 FIFO持有至少16
话。 HF2引脚的逆
该位。
接收器2 FIFO未满
接收器2 FIFO满。为了避免数据
损失时，FIFO必须在读
1 ARINC字周期。 FF2引脚
该位的逆
发送FIFO不为空
发送FIFO空。
发送FIFO未满
发送FIFO满。 FFT引脚是
逆此位。
发送FIFO中含有小于
16个字
发送FIFO包含至少
16 words.HFT引脚是
逆此位。
CR1
SR1
FIFO半满
（接收机1 ）
0
1
CR2
启用标签
承认
（接收机1 ）
启用标签
承认
（接收机2 ）
启用
第32位
奇偶
SELF TEST
0
1
0
1
0
1
0
启用标签识别
禁用标签识别
SR2
启用标签识别
发射第32位的数据
发射第32位为校验
该429DO和429DO数字
输出连接
到接收逻辑输入
正常工作
接收器1解码器禁用
SR4
ARINC位9和10必须匹配
CR7和CR8
如果接收器1解码器已启用，
在ARINC位9必须与此相匹配位
如果接收器1解码器已启用，
在ARINC位10必须与此相匹配位
接收器2解码器禁用
ARINC位9和10必须匹配
CR10和CR11
SR6
如果接收机2的解码器被使能，
在ARINC位9必须与此相匹配位
如果接收机2的解码器被使能，
在ARINC位10必须与此相匹配位
发射第32位为奇校验
发射第32位的偶校验
数据传输率= CLK / 10 ， O / P斜率= 1.5us
1
数据传输率= CLK / 80 ， O / P斜率= 10us的
数据速率= CLK / 10
数据速率= CLK / 80
争夺ARINC数据
解读ARINC数据
SR8
发送FIFO
半满
0
SR7
发送FIFO
空
发送FIFO
满
0
1
0
1
SR5
FIFO满
（接收机2 ）
0
1
FIFO半满
（接收机2 ）
0
1
SR3
数据就绪
（接收机2 ）
0
1
FIFO满
（接收机1 ）
0
1
CR3
CR4
CR5
1
CR6
接收器1
解码器
0
1
CR7
CR8
CR9
-
-
接收器2
解码器
-
-
0
1
CR10
CR11
CR12
-
-
倒置
发射机
奇偶
发射机
数据时钟
SELECT
接收器2
数据时钟
SELECT
数据
格式
-
-
0
1
0
1
0
1
0
1
CR13
CR14
CR15
HOLT集成电路
3
HI-3584A
功能说明（续）
ARINC 429数据格式
控制寄存器位CR15是用来控制在怎样的各个位
接收或发送的ARINC字被映射到的HI- 3584A
中数据的数据总线读或写操作。下面的表
描述这种映射：
1个字节
数据
公共汽车
ARINC
位
CR15=0
ARINC
位
CR15=1
BD BD BD BD BD BD BD BD BD BD BD BD BD BD BD BD
15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00
13 12 11 10
9
31 30 32
1
2
3
4
5
6
7
8
对HI - 3584A保证识别这些水平的具有共同
模电压相对于GND小于± 4V为最坏的情况
条件（ 3.0V电源和13V的信号电平） 。
在设计保证检测上述的公差
水平，因此实际接受范围稍大。如果
ARINC-信号超出实际接受的范围，包括
空值，芯片将拒绝该数据。
接收器逻辑操作
图2示出每个接收器的逻辑部分的方框图。
位时序
在ARINC 429规范包含以下时序specifi-
阳离子对接收的数据：
高速
低速
100K BPS ± 1 ％ 12K BPS -14.5K
比特率
10 ± 5微秒
脉冲上升时间
1.5 ± 0.5微秒
10 ± 5微秒
脉冲下降时间
1.5 ± 0.5微秒
5微秒± 5 ％ 34.5至41.7微秒
脉冲宽度
在HI- 3584A接受符合这些规范和重新信号
jects的容差范围的信号。的方式，逻辑操作
实现这一点在下面描述：
1.关键时序检查逻辑的性能是一个AC-
牧师1MHz的时钟源。小于0.1％的误差是中建议
谁料。
2.采样移位寄存器是10位长，并且必须出示
连续三次问鼎，被认为是有效的零点或空值
数据。此外，对于数据位，在上部的一个或零
的采样移位寄存器的位必须随后在空
的数据位时间内的下位。对于单词差距空，
三个连续空值必须在两个上部被发现和
低位采样移位寄存器。以这种方式，微型
妈妈脉冲宽度保证。
奇偶
16 15 14 13 12 11 10
9
LABEL
8
LABEL
7
LABEL
6
LABEL
5
LABEL
4
LABEL
3
LABEL
2
2字节
数据
公共汽车
ARINC
位
CR15=0
ARINC
位
CR15=1
BD BD BD BD BD BD BD BD BD BD BD BD BD BD BD BD
15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00
29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14
32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17
接收器
ARINC总线接口
图1示出了针对每个接收器输入电路。在ARINC 429
规范要求下面的检测水平：
状态
一
零
零
差分电压
6.5伏特至13伏特
2.5伏特至-2.5伏特
-6.5伏特至-13伏
奇偶
LABEL
LABEL
LABEL
LABEL
LABEL
LABEL
LABEL
LABEL
SDI
SDI
LABEL
1
SDI
SDI
3.每个数据位必须由不少于8追随其前任
样品和不超过12个样品。以这种方式，位
率进行检查。正是有了1MHz的输入时钟频率，
可接受的数据的比特率如下：
高速
问鼎
V
DD
RIN1A
OR
RIN2A
GND
迪FF erential
放大器器
比较
低速
10.4K BPS
15.6K BPS
数据比特率MIN
数据比特率最大
83K BPS
125K BPS
零
V
DD
RIN1B
OR
RIN2B
GND
零
4.道峡定时器样本空移位寄存器每10
输入时钟（ 80，用于低速）之后的一个有效的最后一个数据位
接待。如果空存在，道峡计数器
递增。 3计数将使明年接收。
图1 ARINC接收器输入
HOLT集成电路
4
HI-3584A
功能说明（续）
接收器校验位
存储在接收FIFO接收ARINC字的第32位
作为奇偶标志表明良好的奇校验是否
从传入的ARINC字接收。
奇校验接收
奇偶校验位复位指示正确的校验接收
而最终的字，然后写入到接收FIFO 。
偶校验接收
接收机设定的第32位为“1 ”，表示一个奇偶错误
而最终的字，然后写入到接收FIFO 。
因此，第32位从接收FIFO中取出会
始终为“ 0 ”时有效（奇校验） ARINC 429话
收到。
检索数据
一旦32位的有效识别，接收逻辑产生
序列（ EOS ）结束。根据所控制的状态
寄存器位CR 2 CR 11 ，所接收的ARINC- 32位的字是则
作为前检查正确的解码和标签匹配
加载到32 ×32接收FIFO。
不符合必要的第九和第十ARINC字
ARINC位或标签的匹配将被忽略，不会被装载到
接收FIFO 。下表描述了此操作。
CR2 （ 3 ） ARINC字CR6 （ 9 ） ARINC字
火柴
9,10位
LABEL
MATCH
CR7,8 （10,11）
0
1
1
0
0
1
1
1
1
X
No
是的
X
X
是的
No
No
是的
0
0
0
1
1
1
1
1
1
X
X
X
No
是的
No
是的
No
是的
FIFO
负载FIFO
忽略数据
负载FIFO
忽略数据
负载FIFO
忽略数据
忽略数据
忽略数据
负载FIFO
到引脚
SEL
EN
MUX
CONTRO
L
32至16 DRIVER
读/写
控制
控制
位
HF
FF
D / R
FIFO
负载
控制
32 X 32
FIFO
控制
位
/
16 x 8
LABEL
内存
LABEL /
解码
比较
CONTROLBITS
CR0 ， CR14
时钟
选项
时钟
CLK
32位移位寄存器
数据
位时钟
奇偶
查
32ND
位
位
计数器
和
完
顺序
EOS
问鼎
移位寄存器
WORD GAP
WORD GAP
定时器
位时钟
开始
零
移位寄存器
顺序
控制
结束
零
移位寄存器
错误
错误
发现
时钟
图2中。
接收器框图
HOLT集成电路
5
QQ：2881677436 复制
