HI-3282
2006年2月
ARINC 429串行发送器和双接收机
特点
!
ARINC 429规范兼容
!
兼容行业标准的备用
零件
!
小尺寸44引脚PQFP封装选项
!
16位并行数据总线
!
直接接收器接口ARINC总线
!
的ARINC输入内部防雷
按DO- 160D ，在-10配置3级
!
定时控制10倍的数据速率
!
可选的数据时钟
!
自动发送数据时序
!
自我测试模式
!
奇偶校验功能
!
低功耗，单5伏电源
!
工业&整个军用温度范围
概述
在HI- 3282是用于将硅栅CMOS器件
所述ARINC-429串行数据总线向一个16位的并行数据总线。
两个接收器和一个独立的发射器是
提供的。接收器的输入电路和逻辑是
专为满足ARINC 429规范装载，
电平检测，定时和协议。的ARINC输入
在HI- 3282-10配置，也有内部的闪电
保护DO- 160D ， 3级发射器部分
提供ARINC 429通讯协议。一
外部ARINC 429线路驱动器，如霍尔特HI- 3182或
HI- 8585需要翻译的5伏的逻辑输出到
ARINC 429的驱动电平。
16位并行数据总线交换32位的ARINC
在两个步骤中的数据字时，无论装载的发射机
或询问的接收器。与数据总线接口
CMOS和TTL 。
的所有电路的定时与主时钟输入开始时，
CLK 。对于ARINC 429应用程序，主时钟
频率为1兆赫。
每个独立的接收器监视与所述数据流
采样率的10倍的数据速率。采样速率是
软件可选择在任1MHz的或125KHz的。结果
奇偶校验都可以作为第32 ARINC位。
发射机有一个先入先出（FIFO）存储器，以
存储8 ARINC字传输。的数据速率
发射器可通过软件选择通过将主
时钟（CLK）通过10或80的主时钟用于
设置该ARINC-传输的定时内所要求的
分辨率。
引脚配置
（ TOP VIEW ）
- N / C
- 429DI2 （ B）
- 429DI2 （ A）
- 429DI1 （ B）
- 429DI1 （ A）
- Vcc的
- DBCEN
- 先生
- TXCLK
- CLK
- N / C
N / C - 1
D / R1 - 2
D / R 2 - 3
SEL - 4
EN1 - 5
EN2 - 6
BD15 - 7
BD14 - 8
BD13 - 9
BD12 - 10
BD11 - 11
44
43
42
41
40
39
38
37
36
35
34
应用
!
航空电子设备的数据通信
!
串行到并行转换
!
并行到串行转换
HI-3282PQI
HI-3282PQI-10
HI-3282PQT
＆放大器;
HI-3282PQT-10
33 - N / C
32 - N / C
31 - CWSTRX
30 - ENTX
29 - 429DO
28 -429DO
27 - TX / R
26 - PL2
25 - PL1
24 - BD00
23 - BD01
44引脚塑料四方扁平封装（ PQFP ）
（额外的引脚配置，请参阅第10页）
（ DS3282启示录I）
HOLT集成电路
www.holtic.com
N / C - 12
BD10 - 13
BD09 - 14
BD08 - 15
BD07 - 16
BD06 - 17
GND - 18
BD05 - 19
BD04 - 20
BD03 - 21
BD02 - 22
02/06
HI-3282
引脚说明
符号
VCC
429DI1 （ A）
429DI1 （ B）
429DI2 （ A）
429DI2 （ B）
D/R1
D/R2
SEL
EN1
EN2
BD15
BD14
BD13
BD12
BD11
BD10
BD09
BD08
BD07
BD06
GND
BD05
BD04
BD03
BD02
BD01
BD00
PL1
PL2
TX / R
429DO
429DO
ENTX
CWSTR
CLK
TX CLK
MR
DBCEN
功能
动力
输入
输入
输入
输入
产量
产量
输入
输入
输入
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
动力
I / O
I / O
I / O
I / O
I / O
I / O
输入
输入
产量
产量
产量
输入
输入
输入
产量
输入
输入
+5V ±5%
描述
ARINC接收器1正输入端
ARINC接收器1负输入端
ARINC接收器2的正输入
ARINC接收器2负输入端
接收器1数据准备好标志
接收器2数据准备好标志
接收数据字节选择（ 0 =字节1） （ 1字节= 2）
数据总线控制，使接收机1数据输出
数据总线控制，使接收器2的数据输出，如果EN1高
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
0V
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
锁存使能，从数据总线字节1进入到发射FIFO。
锁存使能，从数据总线为2字节输入到发射机FIFO。必须遵循PL1 。
发送器就绪标志。变低时， ARINC字加载到FIFO 。变高
后变速器和FIFO为空。
从发射器输出"ONES"数据。
从发射器输出"ZEROES"数据。
启用传输
时钟控制字寄存器
主时钟输入
发送器时钟等于主时钟（ CLK ） ，无论是10或80分。
主复位，低电平有效
数据位控制开启。 （低电平有效，内部上拉至VDD ） 。
HOLT集成电路
2
HI-3282
功能说明
控制字寄存器
在HI- 3282包含11个数据触发器的D输入CON-
，连接到该数据总线和时钟相连CWSTR 。每
触发器提供选项给用户，如下所示：
数据
公共汽车
针
BD04
数据
公共汽车
ARINC 429数据格式
下表显示了在与交换数据的位位置
接收器或发送器。 ARINC- 1位是第一位
发送或接收的。
1个字节
BD BD BD BD BD BD BD BD BD BD BD BD BD BD BD BD
15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00
13 12 11 10
9
31 30 32
1
2
3
4
5
6
7
8
功能控制
PAREN
描述
启用奇偶校验位插入
发送数据位32
如果启用，内部连接
为合格429DO和
429DO到接收逻辑输入
如果启用， ARINC位9和，
10 ，必须在接下来的两个匹配
控制字位
如果接收器1解码器是
使能时，该ARINC-位9
必须将此位匹配
如果接收器1解码器是
启用后， ARINC 10位
必须将此位匹配
如果启用， ARINC位9和
10 ，必须在接下来的两个匹配
控制字位
如果接收机2解码器是
启用，则ARINC位9
必须将此位匹配
如果接收机2解码器是
启用，则ARINC 10位
必须将此位匹配
逻辑0使得正常的奇校验
而逻辑1时，允许偶校验
在发射第32位输出
CLK由10或除以任意
80获得XMTR数据时钟
CLK由10或除以任意
80获得RCVR数据时钟
ARINC
位
2字节
数据
公共汽车
ARINC
位
BD BD BD BD BD BD BD BD BD BD BD BD BD BD BD BD
15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00
29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14
BDO5
SELF TEST
0 = ENABLE
BDO6
接收器1
解码器
1 =启用
BDO7
-
-
接收器
ARINC总线接口
图1示出了针对每个接收器输入电路。在ARINC 429
规范要求下面的检测水平：
BDO8
-
-
BDO9
接收器2
解码器
1 =启用
BD10
-
-
状态
一
零
零
差分电压
6.5伏特至13伏特
2.5伏特至-2.5伏特
-6.5伏特至-13伏
BD11
-
-
对HI - 3282保证识别这些水平的具有共同
模电压相对于GND小于± 5V为最坏的情况
条件（ 4.75V电源和13V的信号电平） 。
在设计保证检测上述的公差
水平，因此实际接受范围稍大。如果
ARINC-信号超出实际接受的范围，包括
空值，芯片将拒绝该数据。
BD12
倒置
XMTR
奇偶
XMTR数据
CLK选择
RCVR DTA
CLK选择
1 =启用
BD13
0 = ÷10
1 = ÷80
0 = ÷10
1 = ÷80
BD14
v
cc
429DI1 （ A）
OR
迪FF erential
放大器器
比较
问鼎
429DI2 （ A）
GND
零
v
cc
429DI1 （ B）
OR
零
429DI2 （ B）
GND
图1 。
ARINC接收器输入
HOLT集成电路
3
HI-3282
功能说明（续）
接收器逻辑操作
图2示出了各逻辑部分的方框图。
接收器。
EN1检索数据的接收器1和EN2从检索数据
接收器2 。
如果另一个ARINC字被接收并且新的EOS之前发生
的两个字节被检索，该数据由新覆盖
字。
位时序
在ARINC 429规范包含下列时间
说明书中对接收的数据：
高速
低速
比特率
100K BPS ± 1 ％ 12K BPS -14.5K
脉冲上升时间
1.5 ± 0.5微秒
10 ± 5微秒
脉冲下降时间
1.5 ± 0.5微秒
10 ± 5微秒
脉冲宽度
5微秒± 5 ％ 34.5至41.7微秒
内部避雷（ -10只）
对HI - 3282-10结构与对HI - 3282除
该ARINC输入内部防雷保护，
DO- 160D ， 3级到10千欧的电阻，必须
串联连接在从所述ARINC总线上的每个输入端。
对HI - 3282-10装置的设计需要外部
10千欧的串联电阻进行适当的ARINC水平检测。该
典型的10伏的差动信号被转换，并输入到一个
窗口比较器和锁存器。比较器电平被设定
即，与外部10千欧的电阻，它们的正下方
标准的6.5 V最小ARINC数据的阈值，并略高于
2.5 V最大ARINC空阈值。
对HI - 3282-10的外部10时所使用的接收器
欧姆的电阻能承受DO- 160D ， 3级，波形3,4
和5A 。没有额外的雷电保护电路是必要的。
接收器校验位
接收器奇偶校验电路计数的人接受，包括
奇偶校验位， ARINC-位32。如果结果为奇数，则"0"会出现在
第32位。
检索数据
一旦32位的有效识别，接收逻辑产生
序列（ EOS ）结束。如果接收机译码器被使能，并
第9和第10位ARINC匹配的控制字位程序
或者，如果接收器的解码器被禁用，则EOS钟表的数据
就绪标志触发器为"1" ，D / R 1或D / R 2 （或两者）将变低。该
数据标志的接收器将保持低电平，直到两个ARINC字节后
从接收器取出。这是通过
EN激活与SEL ，字节选择，低来取得前
字节和激活EN与SEL高检索的第二个字节。
应用笔记300
请参阅霍尔特AN- 300应用笔记额外
信息和霍尔特的防雷保护建议
线路驱动器和接收器。
到引脚
SEL
EN
D / R
解码器
控制
位
MUX
控制
32至16 DRIVER
控制
BIT BD14
时钟
选项
时钟
CLK
/
LATCH
启用
控制
BITS 9 & 10
32位锁存器
位
计数器
和
完
顺序
32位移位寄存器
数据
奇偶
查
32ND
位
位时钟
EOS
EOS
问鼎
WORD GAP
WORD GAP
定时器
位时钟
移位寄存器
开始
结束
零
移位寄存器
顺序
控制
零
移位寄存器
错误
错误
发现
时钟
图2中。
接收器框图
HOLT集成电路
4
HI-3282
功能说明（续）
发射机
发射机部分的方框图如图3所示。
奇偶发生器计数在31位字的人。如果BD12
控制字位被设置为低，发射的第32位会使平价
奇怪的。如果控制位为高时，奇偶校验为偶数。
SELF TEST
如果BD05控制字位被设置为低， 429DO或429DO在内部
连接到接收器输入端，绕过接口电路。
数据接收器1的传输和数据Recevier 2是
补充。自我期间429DO和429DO输出保持活跃
测试。
FIFO操作
该FIFO时，首先脉冲PL1装载1字节顺序装
然后PL2加载的字节2.控制逻辑会自动加载
FIFO中的下一个可用位置的31位字。如果TX / R ，
发送就绪标志，是高（ FIFO为空） ，然后8个字，
每个31位长，可以被加载。如果TX / R为低电平，则只有
可利用的位置可被加载。如果所有的8个位置都满了，
FIFO忽略进一步尝试加载数据。
系统操作
两个接收器是独立的发射器。因此，
数据交换的控制是严格的用户的选择。唯一
限制：
1.如果在没有检索到接收到的数据可能会被覆盖
1 ARINC字周期。
2. FIFO可以存储8个字最大，而忽略尝试
如果完全加载另外的数据。
发送数据3字节1 ，必须先加载。
接收到的数据的4字节要么可以先检索。两
字节必须回收清除数据准备好标志。
5.在ENTX ，发送允许，变为高电平不能变低
直到TX / R ，发送器就绪标志，变为高电平。否则，人们
在传输过程中的ARINC字被丢失。
数据传输
当ENTX变为高电平，使传输时，FIFO
位置递增与顶部的寄存器加载到
数据发送移位寄存器。在2.5的数据时钟的第一个
数据位出现在任429DO或429DO 。的31比特的
数据发送移位寄存器被顺序呈现给
在ARINC 429格式下的时序输出：
高速
10个时钟
5个时钟周期
5个时钟周期
40个时钟
低速
80个时钟
40个时钟
40个时钟
320时钟
ARINC数据位时间
数据位时间
NULL位时间
WORD间隔时间
字计数器检测时，所有加载的位置是
发送和设置发送器就绪标志， TX / R高。
发射器奇偶校验
控制寄存器位BD04 （ PAREN ）使奇偶校验位插入
发送数据位32奇偶总是插入，如果DBCEN开放
或高。如果DBCEN低，对PAREN逻辑0插入的32位数据，
和PAREN逻辑1插入奇偶校验位上的32 。
DBCEN
控制寄存器BD04 ， BD12
位时钟
主复位（ MR）
在主复位数据的发送和接收都被立即
ately终止，发送FIFO和接收器清除的是
发送和接收的标志。控制寄存器不受影响
由主复位。
奇偶
发电机
数据和
NULL定时器
SEQUENCER
429DO
429DO
31位并行
负载移位寄存器
字时钟
位
和
WORD GAP
计数器
开始
顺序
地址
8× 31 FIFO
字计数器
和
FIFO控制
增量
字数
TX / R
ENTX
负载
FIFO
加载中
SEQUENCER
数据
时钟
PL1
PL2
CLK
TX CLK
数据时钟
分频器
数据总线
网络连接gure 3 。
发送器的框图
控制寄存器
BIT BD13
HOLT集成电路
5
HI- 3282 ， HI- 3282B
2013年7月
ARINC 429
串行发送器和双接收机
特点
ARINC 429规范兼容
兼容行业标准的备用
零件
小尺寸44引脚PQFP封装选项
16位并行数据总线
直接接收器接口ARINC总线
对ARINC输入内部防雷
按DO- 160D ，在-10配置3级
定时控制10倍的数据传输速率
可选的数据时钟
自动发送数据时序
自检模式
奇偶校验功能
低功耗，单5伏电源
工业&扩展级温度范围
概述
在HI- 3282是用于将硅栅CMOS器件
所述ARINC-429串行数据总线向一个16位的并行数据总线。
两个接收器和一个独立的发射器是
提供的。接收器的输入电路和逻辑是
专为满足ARINC 429规范装载，
电平检测，定时和协议。的ARINC输入
在HI- 3282-10配置，也有内部的闪电
保护DO- 160D ， 3级发射器部分
提供ARINC 429通讯协议。一
外部ARINC 429线路驱动器，如霍尔特HI- 3182或
HI- 8585需要翻译的5伏的逻辑输出到
ARINC 429的驱动电平。
16位并行数据总线交换32位的ARINC
在两个步骤中的数据字时，无论装载的发射机
或询问的接收器。与数据总线接口
CMOS和TTL 。
的所有电路的定时与主时钟输入开始时，
CLK 。对于ARINC 429应用程序，主时钟
频率为1兆赫。
每个独立的接收器监视与所述数据流
采样率的10倍的数据速率。采样速率是
软件可选择在任1MHz的或125KHz的。结果
奇偶校验都可以作为第32 ARINC位。
发射机有一个先入先出（FIFO）存储器，以
存储8 ARINC字传输。的数据速率
发射器可通过软件选择通过将主
时钟（CLK）通过10或80的主时钟用于
设置该ARINC-传输的定时内所要求的
分辨率。
在HI- 3282BPJx产品具有最小的低速数据
速率6.5K BPS 。
引脚配置
（ TOP VIEW ）
- N / C
- 429DI2 （ B）
- 429DI2 （ A）
- 429DI1 （ B）
- 429DI1 （ A）
- Vcc的
- DBCEN
- 先生
- TXCLK
- CLK
- N / C
N / C - 1
D / R1 - 2
D / R 2 - 3
SEL - 4
EN1 - 5
EN2 - 6
BD15 - 7
BD14 - 8
BD13 - 9
BD12 - 10
BD11 - 11
44
43
42
41
40
39
38
37
36
35
34
HI-3282PQI
HI-3282PQI-10
HI-3282PQT
＆放大器;
HI-3282PQT-10
应用
航空电子设备的数据通信
33 - N / C
32 - N / C
31 - CWSTRX
30 - ENTX
29 - 429DO
28 -429DO
27 - TX / R
26 - PL2
25 - PL1
24 - BD00
23 - BD01
串行到并行转换
并行到串行的转换
44引脚塑料四方扁平封装（ PQFP ）
（额外的引脚配置，请参阅第10页）
（ DS3282牧师O）
(
HOLT集成电路
www.holtic.com
N / C - 12
BD10 - 13
BD09 - 14
BD08 - 15
BD07 - 16
BD06 - 17
GND - 18
BD05 - 19
BD04 - 20
BD03 - 21
BD02 - 22
07/13
HI- 3282 ， HI- 3282B
引脚说明
符号
VCC
429DI1 （ A）
429DI1 （ B）
429DI2 （ A）
429DI2 （ B）
D/R1
D/R2
SEL
EN1
EN2
BD15
BD14
BD13
BD12
BD11
BD10
BD09
BD08
BD07
BD06
GND
BD05
BD04
BD03
BD02
BD01
BD00
PL1
PL2
TX / R
429DO
429DO
ENTX
CWSTR
CLK
TX CLK
MR
DBCEN
功能
动力
输入
输入
输入
输入
产量
产量
输入
输入
输入
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
动力
I / O
I / O
I / O
I / O
I / O
I / O
输入
输入
产量
产量
产量
输入
输入
输入
产量
输入
输入
+5V ±5%
描述
ARINC接收器1正输入端
ARINC接收器1负输入端
ARINC接收器2的正输入
ARINC接收器2负输入端
接收器1数据准备好标志
接收器2数据准备好标志
接收数据字节选择（ 0 =字节1） （ 1字节= 2）
数据总线控制，使接收机1数据输出
数据总线控制，使接收器2的数据输出，如果EN1高
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
0V
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
锁存使能，从数据总线字节1进入到发射FIFO。
锁存使能，从数据总线为2字节输入到发射机FIFO。必须遵循PL1 。
发送器就绪标志。变低时， ARINC字加载到FIFO 。变高
后变速器和FIFO为空。
从发射器输出"ONES"数据。
从发射器输出"ZEROES"数据。
启用传输
时钟控制字寄存器
主时钟输入
发送器时钟等于主时钟（ CLK ） ，无论是10或80分。
主复位，低电平有效
数据位控制开启。 （低电平有效，内部上拉至VDD ） 。
HOLT集成电路
2
HI- 3282 ， HI- 3282B
功能说明
控制字寄存器
在HI- 3282包含11个数据触发器的D输入CON-
，连接到该数据总线和时钟相连CWSTR 。每
触发器提供选项给用户，如下所示：
数据
公共汽车
针
BD04
ARINC 429数据格式
下表显示了在与交换数据的位位置
接收器或发送器。 ARINC- 1位是第一位
发送或接收的。
1个字节
数据
公共汽车
ARINC
位
BD BD BD BD BD BD BD BD BD BD BD BD BD BD BD BD
15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00
13 12 11 10
9
31 30 32
1
2
3
4
5
6
7
8
功能控制
PAREN
描述
启用奇偶校验位插入
发送数据位32
如果启用，内部连接
为合格429DO和
429DO到接收逻辑输入
如果启用， ARINC位9和，
10 ，必须在接下来的两个匹配
控制字位
如果接收器1解码器是
使能时，该ARINC-位9
必须将此位匹配
如果接收器1解码器是
启用后， ARINC 10位
必须将此位匹配
如果启用， ARINC位9和
10 ，必须在接下来的两个匹配
控制字位
如果接收机2解码器是
启用，则ARINC位9
必须将此位匹配
如果接收机2解码器是
启用，则ARINC 10位
必须将此位匹配
逻辑0使得正常的奇校验
而逻辑1时，允许偶校验
在发射第32位输出
CLK由10或除以任意
80获得XMTR数据时钟
CLK由10或除以任意
80获得RCVR数据时钟
2字节
数据
公共汽车
ARINC
位
BD BD BD BD BD BD BD BD BD BD BD BD BD BD BD BD
15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00
29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14
BDO5
SELF TEST
0 = ENABLE
BDO6
接收器1
解码器
1 =启用
接收机
ARINC总线接口
图1示出了针对每个接收器输入电路。在ARINC 429
规范要求下面的检测水平：
BDO7
-
-
BDO8
-
-
BDO9
接收器2
解码器
1 =启用
状态
一
零
零
差分电压
6.5伏特至13伏特
2.5伏特至-2.5伏特
-6.5伏特至-13伏
BD10
-
-
BD11
-
-
对HI - 3282保证识别这些水平的具有共同
模电压相对于GND小于± 5V为最坏的情况
条件（ 4.75V电源和13V的信号电平） 。
在设计保证检测上述的公差
水平，因此实际接受范围稍大。如果
ARINC-信号超出实际接受的范围，包括
空值，芯片将拒绝该数据。
BD12
倒置
XMTR
奇偶
XMTR数据
CLK选择
RCVR DTA
CLK选择
1 =启用
BD13
0 = ÷10
1 = ÷80
0 = ÷10
1 = ÷80
接收器逻辑操作
图2示出每个接收器的逻辑部分的方框图。
BD14
v
cc
429DI1 （ A）
OR
迪FF erential
放大器器
比较
问鼎
429DI2 （ A）
GND
零
v
cc
429DI1 （ B）
OR
零
429DI2 （ B）
GND
图1 。
ARINC接收器输入
HOLT集成电路
3
HI- 3282 ， HI- 3282B
功能说明（续）
位时序
在ARINC 429规范包含下列时间
说明书中对接收的数据：
高速
低速
比特率
100K BPS ± 1 ％ 12K BPS -14.5K
（ HI - 3282BPJx -XX只 - 6.5K BPS分钟。 ）
脉冲上升时间
1.5 ± 0.5微秒
10 ± 5微秒
脉冲下降时间
1.5 ± 0.5微秒
10 ± 5微秒
脉冲宽度
5微秒± 5 ％ 34.5至41.7微秒
（ HI - 3282BPJx -XX只 - 76.9微秒最大。 ）
数据就绪标志触发器为"1" ，D / R 1或D / R 2 （或两者）将变低。
该数据标志的接收器将保持低电平直到两个ARINC
从接收的字节被检索。这是通过
EN激活与SEL ，字节选择，低来取得前
字节和激活EN与SEL高检索的第二个字节。
EN1检索数据的接收器1和EN2从检索数据
接收机2如果接收到另一个ARINC-字和一个新的EOS
发生的2个字节被检索之前，所述数据被覆盖
由新单词。
内部避雷（ -10只）
对HI - 3282-10结构与对HI - 3282与
不同的是，它允许一个外部10K至15K欧姆的电阻为
加在串联的每个ARINC输入，而不会影响
ARINC输入阈值。这个选项是特别有用
应用中还需要雷击保护电路。
对HI - 3282-10装置的设计需要外部
10K到15K欧姆的串联电阻进行适当的ARINC水平检测。
典型的10伏的差动信号被转换，并输入到一个
窗口比较器和锁存器。比较器电平被设定
即，与外部10K到15K欧姆的电阻，它们只是
低于标准6.5 V最小ARINC数据的阈值，只是
上面的2.5 V最大ARINC空阈值。
与外部使用时，所述的HI- 3282-10的接收机
15K欧姆的电阻能承受DO- 160F ， 3级，波形3 ，
如图4所示，图5A和5B 。无需额外的防雷保护电路
有必要的。
接收器校验位
存储在接收FIFO接收ARINC字的第32位
作为奇偶标志表明良好的奇校验是否再
从传入的ARINC字可察觉。
奇校验接收
奇偶校验位复位指示正确的校验接收
而最终的字，然后写入到接收FIFO 。
偶校验接收
接收机设定的第32位为“1 ”，表示一个奇偶错误
而最终的字，然后写入到接收FIFO 。
因此，第32位从接收FIFO中取出永远
为“0 ”时，收到有效（奇校验） ARINC 429字。
检索数据
一旦32位的有效识别，接收逻辑产生
序列（ EOS ）结束。如果接收机译码器被使能，并
第9和第10位ARINC匹配的控制字位程序
或者，如果接收器的解码器被禁用，则在EOS时钟
应用笔记300
请参阅霍尔特AN- 300应用笔记额外
信息和霍尔特的防雷保护建议
线路驱动器和接收器。
到引脚
SEL
EN
D / R
解码器
控制
位
MUX
控制
32至16 DRIVER
控制
BIT BD14
时钟
选项
时钟
CLK
/
LATCH
启用
控制
BITS 9 & 10
32位锁存器
位
计数器
和
完
顺序
32位移位寄存器
数据
奇偶
查
32ND
位
位时钟
EOS
EOS
问鼎
WORD GAP
WORD GAP
定时器
位时钟
移位寄存器
开始
结束
零
移位寄存器
顺序
控制
零
移位寄存器
错误
错误
发现
时钟
图2中。
接收器框图
HOLT集成电路
4
HI- 3282 ， HI- 3282B
功能说明（续）
发射机
发射机部分的方框图如图3所示。
奇偶发生器计数在31位字的人。如果BD12
控制字位被设置为低，发射的第32位会使平价
奇怪的。如果控制位为高时，奇偶校验为偶数。
SELF TEST
如果BD05控制字位被设置为低， 429DO或429DO在内部
连接到接收器输入端，绕过接口电路。
数据接收器1的传输和数据Recevier 2是
补充。自我期间429DO和429DO输出保持活跃
测试。
FIFO操作
该FIFO时，首先脉冲PL1装载1字节顺序装
然后PL2加载的字节2.控制逻辑会自动加载
FIFO中的下一个可用位置的31位字。如果TX / R ，
发送就绪标志，是高（ FIFO为空） ，然后8个字，
每个31位长，可以被加载。如果TX / R为低电平，则只有
可利用的位置可被加载。如果所有的8个位置都满了，
FIFO忽略进一步尝试加载数据。
系统操作
两个接收器是独立的发射器。因此，
数据交换的控制是严格的用户的选择。唯一
限制：
1.如果在没有检索到接收到的数据可能会被覆盖
1 ARINC字周期。
2. FIFO可以存储8个字最大，而忽略尝试
如果完全加载另外的数据。
发送数据3字节1 ，必须先加载。
接收到的数据的4字节要么可以先检索。两
字节必须回收清除数据准备好标志。
5.在ENTX ，发送允许，变为高电平不能变低
直到TX / R ，发送器就绪标志，变为高电平。否则，人们
在传输过程中的ARINC字被丢失。
数据传输
当ENTX变为高电平，使传输时，FIFO
位置递增与顶部的寄存器加载到
数据发送移位寄存器。在2.5的数据时钟的第一个
数据位出现在任429DO或429DO 。的31比特的
数据发送移位寄存器被顺序呈现给
在ARINC 429格式下的时序输出：
高速
10个时钟
5个时钟周期
5个时钟周期
40个时钟
低速
80个时钟
40个时钟
40个时钟
320时钟
ARINC数据位时间
数据位时间
NULL位时间
WORD间隔时间
字计数器检测时，所有加载的位置是
发送和设置发送器就绪标志， TX / R高。
发射器奇偶校验
控制寄存器位BD04 （ PAREN ）使奇偶校验位插入
发送数据位32奇偶总是插入，如果DBCEN开放
或高。如果DBCEN低，对PAREN逻辑0插入的32位数据，
和PAREN逻辑1插入奇偶校验位上的32 。
DBCEN
控制寄存器BD04 ， BD12
位时钟
主复位（ MR）
在主复位数据的发送和接收都被立即
ately终止，发送FIFO和接收器清除的是
发送和接收的标志。控制寄存器不受影响
由主复位。
奇偶
发电机
数据和
NULL定时器
SEQUENCER
429DO
429DO
31位并行
负载移位寄存器
字时钟
位
和
WORD GAP
计数器
开始
顺序
地址
8× 31 FIFO
字计数器
和
FIFO控制
增量
字数
TX / R
ENTX
负载
FIFO
加载中
SEQUENCER
数据
时钟
PL1
PL2
CLK
TX CLK
数据时钟
分频器
数据总线
网络连接gure 3 。
发送器的框图
控制寄存器
BIT BD13
HOLT集成电路
5
QQ：2881677436 复制
