安捷伦的HDMP - 1687
四通道的SerDes电路
千兆以太网和
光纤通道
数据表
特点
四个ANSI x3.230- 1994年光纤常用信
NEL （ FC - O）或IEEE 802.3z支持千兆位
在以太网兼容的串行解串器
单一封装
支持1062.5串行数据速率
兆位（光纤通道） & 1250兆位
（千兆位以太网）
基于X3T11光纤通道
“ 10位规范”
使用参考时钟（ RFCT ）用于Tx
数据锁存
半双工或全双工速度接收时钟
5伏宽容TTL I / O的
低功耗
208球， 23毫米TBGA封装
单+3.3 V电源
1.5所有引脚kV ESD保护
在输入均衡器
铜驱动能力
缓冲行逻辑输出
应用
1250兆位千兆以太网高
端口密度
1062.5兆位光纤通道接口
海量存储系统的I / O通道
工作站/服务器I / O通道
FC接口的磁盘驱动器和
阵列
串行背板
集群
按照8B / 10B编码方案，
与专项储备字符
链路管理的目的。其他
编码方案也将工作
只要它们提供直流平衡
和足够的过渡密度。
为了完成这一任务，
在SERDES电路集成
以下：
功能说明
该HDMP - 1687是一款四通道
SERDES设备。 HDMP - 1687是在一个
208球TBGA封装四个
1.0625 / 1.25 Gbps的串行I / O 。这
集成电路提供了一种低
低成本，低功耗，小外形因数
对于多链路的物理层解决方案
千兆以太网/光纤通道
接口。这个集成电路可以被用于
直接驱动的铜电缆，或它
可以使用具有opti-接口
CAL收发器。每个IC载
发送和接收信道税务局局长
cuitry对所有四个通道。
发射器部分接受
在10位宽度的并行TTL数据
每个信道和串行成
一个高速串行流。该
并行数据，预计将
8B / 10B编码（或同等学历） 。
四家银行的并行数据
锁存到输入寄存器
在利培发射机部分
荷兰国际集团RFCT的边缘。
接收数据被锁存用
独立的时钟引脚，每个信
NEL 。这些引脚可以是单
106.25 / 125 MHz的TTL时钟输出
RC [0：3 ] [1]或双重53.125 / 62.5
兆赫的TTL对RC [0： 3] [ 0：1]来
服务于传统应用程序在哪里
单SerDes器件中使用
前。接收时钟模式
选择（ RCM0 ）引脚用于DE-
细设计师的首选。
RCM0接收时钟模式
0
半速双时钟
1
全速单时钟
SYNC引脚使bytesync
检测在所有四个通道。
当一个逗号字符
在任何通道检测，其corre-
应的SYN [ 0 ： 3 ]引脚变为高电平。
单回路引脚提供
所有通道，以使本地
环回功能。
HDMP - 1687框图
下面是一个说明
这些块中的每个信道。 EX-
概念的发射PLL部分
对于信道电路不知疲倦
下垂。图1显示了如何
集成电路可以被连接到一个协议
装置，其控制四个通道。
四通道每个通道
SERDES （图2）被设计
发送和接收的10比特
宽字符通过专用
差分高速线路。该
施加到变压器的并行数据
米特预计要被编码
TTL并行I / O的
高速锁相环
并行 - 串行转换器
高速串行时钟和
数据恢复电路
逗号字符识别
电路8B / 10B
字符对齐电路
串行 - 并行转换器
并行输入锁存
发射机接收10位
宽单端TTL并行
在输入数据的TX [0：3 ] [0 ：9] 。该
RFCT引脚用作发送字节
时钟。在TX [0：3 ] [0 ：9]和
RFCT信号必须正确
对准，如图3所示。
RFCT也被用来作为一个干净的频
用于接收机昆西参考
锁相环。
TX PLL /时钟发生器
发送锁相环
环路和时钟发生器（ TX
PLL /时钟发生器）块
产生所有内部时钟
所需要的发射器部分
为履行其职能。这些
时钟的基础上提供的
参考时钟（ RFCT ） 。 RFCT是
用作频率基准
时钟的锁相环以及用于
输入的数据锁存器。该
RFCT时钟乘以10 ，以
产生串行时钟速度
需要的时钟高
高速串行输出。
FRAME MUX
帧MUX接受
从10位宽的并行数据
输入锁存。内部使用
产生的高速时钟，这
并行数据被复用成
串行数据流。中的数据位
按顺序发送，从
TX [0：3 ] [0]到TX [0：3 ] [9] 。
串行输出选择
在输出SELECT块
提供了一个可选的内部
高速串行环回
信号用于测试目的。
2
在正常操作中，环被设置
低和串行数据流是
放置在SO [0：3 ]
±
。当
总结模式通过设置激活
环高，则SO [0：3 ]
±
引脚
逻辑1和保持静态
串行输出的信号在内部进行
换到INPUT SELECT
块中的接收器部分的。
串行输入SELECT
输入选择块阻止 -
地雷是否在信号
SI [ 0：3] ±或内部环 -
后面的串行信号被使用。在
正常操作中，环被设置
低和串行数据处于激活
cepted在SI [ 0：3]
±
。当LOOP
被设置为高，传出高
高速串行信号在内部
有环回从发射机
节到接收机部分。
此功能允许并行
环回测试，专属的
传输介质。
RX PLL /时钟恢复
在RX PLL /时钟恢复
块负责频率
和相位锁定到在 -
来的串行数据流和
回收的比特和字节
时钟。在Rx PLL不断
频率锁定到为参考
ENCE时钟，然后锁定期
到所选择的输入数据
流。频率锁定部
PLL的是在所有共享
通道。锁相是per-
每个信单独形成
NEL 。一个内部信号检测
电路监测的存在
的输入，并调用相
一旦检测最低
差分输入信号电平是
供应（AC电气规范
系统蒸发散） 。一旦位锁定，重新
ceiver产生高速
采样时钟的串行数据
速率为输入取样。
串行输入采样器
在输入采样器转换
串行输入信号转换成高
高速串行比特流。为了
做到这一点，它采用了
高速串行时钟恢复
从RX PLL /时钟恢
ERY块。该串行比特流
被送到帧多路分解器
和字节同步块。
FRAME DEMUX ，字节同步
框架DEMUX ， BYTE
SYNC块负责
恢复的10位并行数据
从高速串行位
流。该模块还重
sponsible用于识别
逗号字符（ K28.5 + ）的
积极的差距（ 0011111xxx ） 。
当认识到，框架
DEMUX ， CHAR SYNC块
工作原理与RX PLL /时钟
恢复块正常
选择并行数据从边缘
该位流，以便使
逗号字符开始于位
RX [0：3 ] [0] 。当一个逗号
字符被检测，并且realign-
接收的字节时钟换货
RC [0： 3] [ 0：1]是必要的，这
时钟被拉伸，而不是slivered ，以
下一个可能正确对齐
换货的位置。该时钟将
由的开始完全一致
第二个4字节的有序集合。该
收到第二个逗号字符
将与对齐上升
钢筋混凝土的边缘[0：3 ] [1]和将
跟随它有延迟。这种延迟
保证在重新保持时间
ceiving IC的输入锁存器。逗号
积极的差距字符
不得IN连接传输
secutive字节允许重新
ceiver字节时钟保持
其适当的恢复frequen-
资本投资者入境计划。
并行输出驱动
目前输出驱动器
10位并行的恢复数据
按字节正确对准到
接收字节时钟RC [ 0 ： 3 ]
[0：1 ] ，如图5 。
这些输出数据缓冲器提供
单端TTL兼容
信号。
千兆以太网时序特性 - 发射器部分
T = 0 ° C环境至+ 85°C为例，V
CC
= 3.15 V至3.45 V
符号
T
TxSetup
T
流量限制
t_txlat
[1]
参数
TX输入建立时间
TX输入保持时间
发射延迟
单位
ns
ns
ns
位
分钟。
1.5
0.5
2.3
2.8
典型值。
马克斯。
注意：
1.发送延迟，如图4中所示，被定义为间隔时间中的并行数据字的锁存（由上升沿作为触发
发送字节时钟， RFCT ），并且平行单词的第一个串行比特的传输（由第一比特的边缘传输）定义。
光纤通道时序特性 - 发射器部分
T = 0 ° C环境至+ 85°C为例，V
CC
= 3.15 V至3.45 V
符号
T
TxSetup
T
流量限制
t_txlat
[1]
参数
TX输入建立时间
TX输入保持时间
发射延迟
单位
ns
ns
ns
位
分钟。
2.0
1.5
3.8
4.0
典型值。
马克斯。
注意：
1.发送延迟，如图4中所示，被定义为间隔时间中的并行数据字的锁存（由上升沿作为触发
发送字节时钟， RFCT ），并且平行单词的第一个串行比特的传输（由第一比特的边缘传输）定义。
RFCT
1.4 V
2.0 V
TX [0：3 ] [0 ：9]
数据
数据
数据
数据
数据
0.8 V
t
TxSetup
t
流量限制
图3.发射器部分的时序。
TX字节中
TX BYTE B
SO [0：3 ] ±
S5
S6
S7
S8
S9
S0
S1
S2
S3
S4
S5
S6
S7
S8
S9
S0
S1
S2
S3
S4
S5
S6
t_txlat
TX [0：3 ] [0 ：9]
TX BYTE B
TX BYTE
RFCT
图4.发射延迟。
4
时序特性千兆以太网 - 接收器部分
T = 0 ° C环境至+ 85°C为例，V
CC
= 3.15 V至3.45 V
符号
F_LOCK
B_SYNC
[1,2]
t
RXSETUP
t
RXHOLD
T
税
t
A-B
t_rxlat
[3]
参数
频率锁定在通电
位同步时间
RX [ 0 ： 3 ] [ 0 ： 9 ]输出建立时间（数据有效时钟前）
RX [ 0 ： 3 ] [ 0 ： 9 ]输出保持时间（数据有效时钟后）
RC [0：3 ] [0]和RC [0：3 ] [1]占空比
瑞星RBC0和RBC1边缘之间的时间差（半速率）
接收延迟
单位
s
位
ns
ns
%
ns
ns
位
分钟。
典型值。
马克斯。
500
2500
2.5
2.0
40
7.5
20.7
26.0
60
8.5
注意事项：
1.这是恢复时间为输入相位跳跃，每对光纤信道规范X3.230-1994 FC-PH标准二段5.3 。
使用C 2.测试
PLL
= 0.1
F.
3.接收机的延迟，如在图6中，被定义为接收到的并行数据字的第一个串行比特之间的时间（定义为
第一串行位的边缘）和时钟出并行字（由接收字节时钟的上升沿， RC限定[0： 1]）。
时序特性的光纤通道 - 接收器部分
T = 0 ° C环境至+ 85°C为例，V
CC
= 3.15 V至3.45 V
符号
F_LOCK
B_SYNC
[1,2]
t
RXSETUP
t
RXHOLD
T
税
t
A-B
t_rxlat
[3]
参数
频率锁定在通电
位同步时间
RX [ 0 ： 3 ] [ 0 ： 9 ]输出建立时间（数据有效时钟前）
RX [ 0 ： 3 ] [ 0 ： 9 ]输出保持时间（数据有效时钟后）
RC [0：3 ] [0]和RC [0：3 ] [1]占空比
瑞星RBC0和RBC1边缘之间的时间差（半速率）
接收延迟
单位
s
位
ns
ns
%
ns
ns
位
分钟。
典型值。
马克斯。
500
2500
3.0
1.5
40
8.9
22.4
28.0
60
9.9
注意事项：
1.这是恢复时间为输入相位跳跃，每对光纤信道规范X3.230-1994 FC-PH标准二段5.3 。
使用C 2.测试
PLL
= 0.1
F.
3.接收机的延迟，如在图6中，被定义为接收到的并行数据字的第一个串行比特之间的时间（定义为
第一串行位的边缘）和时钟出并行字（由接收字节时钟的上升沿， RC限定[0： 1]）。
t
RXSETUP
t
RXHOLD
RC [0：3 ] [1]
1.4 V
2.0 V
RX [0：3 ] [0 ：9]
K28.5+
数据
数据
数据
数据
0.8 V
2.0 V
SYNC
0.8 V
RC [0：3 ] [0]
1.4 V
图5a 。接收器部分正时（双接收时钟） 。
t
A-B
5
QQ：2881677436 复制
