HD74SSTV16857A
1 ：1的14位SSTL_2寄存缓冲器
REJ03D0831-0100
（上一个： ADE- 205-695 ）
Rev.1.00
2006年4月7日
描述
该HD74SSTV16857A是2.7 V的Vcc操作和LVCMOS复位设计的2.3 V 14位寄存缓冲器
（ RESET ）输入/ SSTL_2数据（ D）输入和CLK输入。
从D个数据流，以Q由差分时钟引脚控制（CLK ，
CLK ）
和
复位。
数据上触发
正时钟（CLK） ，与负时钟（CLK）的上升沿，则必须使用保持的噪声容限。
当
RESET
为低电平时，所有寄存器复位，所有输出为低。
为了确保稳定的时钟已经提供前从注册日网络斯内德输出，
RESET
必须在低举行
上电时的状态。
特点
支持LVCMOS复位（ RESET ）输入/ SSTL_2数据（ D）输入和CLK输入
微分SSTL_2 （低压CMOS逻辑器件）， CLK信号
通过建筑流优化PCB布局
订购信息
部件名称
HD74SSTV16857ATEL
HD74SSTV16857ANEL
套餐类型
TSSOP -48引脚
TVSOP -48针
封装代码
（以前的代码）
PTSP0048KA-A
(TTP-48DBV)
PTSP0048LA-A
(TTP-48DEV)
T
N
包
缩写
大坪缩写
（数量）
EL （ 1000个/卷）
EL （ 1000个/卷）
注：请咨询售楼处为上述方案的可用性。
功能表
输入
RESET
L
H
H
H
H:
L:
X:
↑
:
↓:
注意：
CLK
X
↓
↓
L或H
CLK
X
↑
↑
H或L
D
X
H
L
X
输出Q
L
H
L
Q
0
*1
高层
低层
非物质
从低到高的转变
高向低过渡
建立了表示稳态输入条件之前1.输出电平。
Rev.1.00 2006年4月7日第1页10
HD74SSTV16857A
绝对最大额定值
项
电源电压
输入电压
*1
输出电压
*1, 2
输入钳位电流
输出钳位电流
连续输出电流
V
CC
, V
DDQ
或GND电流/针
最大功率耗散
在TA = 55 ° C（在静止空气中）
储存温度
注意事项：
符号
V
CC
或V
DDQ
V
I
V
O
I
IK
I
OK
I
O
I
CC
, I
DDQ
还是我
GND
P
T
TSTG
评级
-0.5到3.6
-0.5到V
DDQ
+0.5
-0.5到V
DDQ
+0.5
±50
±50
±50
±100
115
-65到+150
单位
V
V
V
mA
mA
mA
mA
C / W
°C
条件
V
I
＆ LT ; 0或V
I
＆ GT ; V
CC
V
O
＆ LT ; 0或V
O
＆ GT ; V
DDQ
V
O
= 0至V
DDQ
TSSOP
超出“绝对最大额定值”，强调可能会造成永久性损坏设备。
这些压力额定值只，设备的这些功能操作或以后的任何其他条件
这些“推荐工作条件”下，表示是不是暗示。暴露在绝对最大
长时间在额定条件下可能影响器件的可靠性。
1.输入和输出负电压额定值可能会超过如果输入和输出钳位电流额定值
被观察到。
2.当输出处于高状态， V该电流将只流
O
＆ GT ; V
DDQ
.
推荐工作条件
项
电源电压
输出电源电压
参考电压
终止电压
输入电压
AC高电平输入电压
AC低电平输入电压
DC高电平输入电压
DC低电平输入电压
高电平输入电压
低电平输入电压
迪FF erential
（共模范围）
输入电压
（最低峰
峰值输入）
符号
V
CC
V
DDQ
V
REF
V
TT
V
I
V
IH
V
IL
V
IH
V
IL
V
IH
V
IL
V
CMR
V
PP
I
OH
I
OL
Ta
民
V
DDQ
2.3
1.15
V
REF
-40毫伏
0
V
REF
310毫伏
—
V
REF
150毫伏
—
1.7
–0.3
0.97
360
—
—
0
典型值
2.5
2.5
1.25
V
REF
—
—
—
—
—
—
—
—
—
—
—
—
最大
2.7
2.7
1.35
V
REF
40毫伏
V
CC
—
V
REF
± 310 mV的
—
V
REF
-150 mV的
V
DDQ
+0.3
0.7
1.53
—
–20
20
70
单位
V
V
V
V
V
V
V
V
V
V
V
V
mV
mA
mA
°C
条件
V
REF
= 0.5
×
V
DDQ
D
D
D
D
RESET
RESET
CLK ，
CLK
CLK ，
CLK
高电平输出电流
低电平输出电流
工作温度
注意：
RESET
该装置的输入端必须在V举行
DDQ
或GND，以确保器件正常工作。微分
输入不能悬空，除非
RESET
是低的。
Rev.1.00 2006年4月7日第3页10
HD74SSTV16857A
开关特性
项
时钟频率
*1
建立时间
快速压摆率
*4, 6
慢转换速率
*5, 6
保持时间
快速压摆率
*4, 6
慢转换速率
*5, 6
差分输入活动时间
差分输入无效时间
符号
f
时钟
t
su
t
h
t
法案
t
INACT
V
CC
= 2.5 ± 0.2 V
民
最大
—
200
0.75
—
0.9
—
0.75
—
0.9
—
22
—
22
—
单位
兆赫
ns
ns
ns
ns
测试条件
CLK ↑数据之前，
CLK “
CLK ↑数据后，
CLK “
数据输入必须经过低
RESET
高。
数据和时钟输入必须
要在有效的水平保持（不
浮动）后，
RESET
低。
CLK ，
CLK
“H”或“L”的
脉宽输出斜率
*3
t
w
t
SL
2.5
1
—
4
ns
伏/ NS
(C
L
= 30 pF的，R
L
= 50
,
V
REF
= V
TT
= V
DDQ
×
0.5)
民
典型值
最大
最大时钟频率
f
最大
200
—
—
兆赫
*2
传播延迟时间
t
PLH ，
t
PHL
1.1
—
2.8
ns
CLK ，
CLK
Q
t
PHL
—
—
5.0
RESET
Q
注：1。虽然时钟差，所有的时间是相对于CLK变为高电平，并
CLK
变低。
2.该定时关系被指定为测试负载（见波形 - 3,4），与所有的输出开关。
3.假设成在应用程序中定义的等效的，分布式负载到地址网状结构
本说明书中提供的信息。
4.对于数据信号输入的转换速率
≥
1 V / ns的。
5.对于数据信号输入的转换速率
≥
0.5 V / ns到< 1 V / ns的。
6. CLK ，
CLK
信号输入转换率
≥
1 V / ns的。
项
符号
V
CC
= 2.5±0.2 V
单位
从
（输入）
TO
（输出）
Rev.1.00 2006年4月7日第5页10
HD74SSTV16857A
1 ：1的14位SSTL_2寄存缓冲器
ADE - 205-695 （ Z）
Rev.0
2002年6月
描述
该HD74SSTV16857A是2.7 V的Vcc操作设计为2.3 V 14位寄存缓冲器和
LVCMOS复位（ RESET ）输入/ SSTL_2数据（ D）输入和CLK输入。
从D个数据流，以Q由差分时钟引脚控制（CLK ，
CLK ）
和
复位。
数据
触发在正时钟（CLK） ，与负时钟（CLK）的上升沿，必须使用
维持噪声容限。当
RESET
为低电平时，所有寄存器复位，所有输出为低。
为了确保稳定的时钟已经提供前从注册日网络斯内德输出，
RESET
必须保持
在上电时低的状态。
特点
支持LVCMOS复位（ RESET ）输入/ SSTL_2数据（ D）输入和CLK输入
微分SSTL_2 （低压CMOS逻辑器件）， CLK信号
通过建筑流优化PCB布局
套餐类型
套餐类型
TSSOP -48引脚
TVSOP -48针
封装代码
TTP-48DBV
TTP-48DEV
包装SUF科幻X
T
N
大坪码
EL （ 1000个/卷）
EL （ 1000个/卷）
HD74SSTV16857A
绝对最大额定值
项
电源电压
输入电压
*1
*1, 2
符号
V
CC
或V
DDQ
V
I
V
O
I
IK
I
OK
I
O
I
CC
, I
DDQ
还是我
GND
P
T
TSTG
评级
-0.5到3.6
-0.5到V
DDQ
+0.5
-0.5到V
DDQ
+0.5
±50
±50
±50
±100
115
-65到+150
单位
V
V
V
mA
mA
mA
mA
C / W
°C
条件
输出电压
输入钳位电流
输出钳位电流
连续输出电流
V
CC
, V
DDQ
或GND电流/针
最大功率耗散
在TA = 55 ° C（在静止空气中）
储存温度
注意事项：
V
I
＆ LT ; 0或V
I
＆ GT ; V
CC
V
O
＆ LT ; 0或V
O
＆ GT ; V
DDQ
V
O
= 0至V
DDQ
TSSOP
超出“绝对最大额定值”所列的应力可能会造成永久性的损害
到设备。这些压力额定值只，设备的这些功能操作或
超出“推荐工作条件”下标明的任何其他条件不
暗示。暴露在绝对最大额定条件下长时间可能会影响
器件的可靠性。
1.输入和输出负电压的评分可以在输入和输出钳位超过
电流额定值得到遵守。
2.当输出处于高状态， V该电流将只流
O
＆ GT ; V
DDQ
.
Rev.0 ， 2002年6月， 16第4页
QQ：2881677436 复制
