HD74LS165A
并联负载8位移位寄存器
REJ03D0449–0300
Rev.3.00
Jul.15.2005
该LS165A是8位串行移位寄存器，移位的数据在Q方向
A
对Q
H
主频时。平行于
访问每个阶段是由用低电平移位使能八个单独的直接数据输入/提供
负载输入。这些寄存器还设有门控时钟输入，并从第八位互补输出。所有输入
是二极管钳位，以尽量减少传输线效应，从而简化了系统设计。
时钟是通过一个2输入正或非门来实现，允许一个输入端被用作时钟的禁止
功能。持有任一时钟输入高抑制时钟和控股时钟输入低配移位/
负荷高投入使其他时钟输入。时钟禁止输入端应该被改变为高电平只在
时钟输入为高。并行加载被禁止，只要移位/负载输入为高。在并行输入数据
直接加载到寄存器上独立的电平移位/负载输入端的高电平到低电平的跳变
时钟，时钟抑制或串行输入。
特点
订购信息
部件名称
HD74LS165AP
HD74LS165AFPEL
套餐类型
DILP - 16针
SOP- 16引脚（ JEITA ）
封装代码
（以前的代码）
PRDP0016AE-B
(DP-16FV)
PRSP0016DH-B
(FP-16DAV)
包
缩写
P
FP
大坪缩写
（数量）
—
EL （ 2000个/卷）
注：请咨询售楼处为上述方案的可用性。
管脚配置
SHIFT /
负载
时钟
E
并行
输入
F
G
H
产量
Q
H
GND
1
2
3
4
5
6
7
8
移位/负载
时钟
CK
抑制
E
F
G
H
Q
H
Q
H
D
C
B
A
串行
输入
16
15
14
13
12
11
10
9
V
CC
时钟
抑制
D
C
B
A
串行
输入
输出Q
H
并行
输入
（ TOP VIEW ）
Rev.3.00 ， Jul.15.2005 ，页7 1
HD74LS165A
功能表
输入
移位/负载
L
H
H
H
H
时钟
抑制
X
L
L
L
H
时钟
X
↑
↑
↑
X
串行
X
X
H
L
X
并行
A-H
A-H
X
X
X
X
内部输出
Q
A
a
Q
A0
H
L
Q
A0
Q
B
b
Q
B0
Q
An
Q
An
Q
B0
产量
Q
H
h
Q
H0
Q
Gn
Q
Gn
Q
H0
注意事项： 1， H;高电平，L ;低电平， X;不相干
2.
↑;
到高电平的过渡，从低
3. a到h ;分别稳态输入的输入A至H级
4. Q
A0
以Q
H0
; Q的电平
A
以Q
H
分别指示的稳态输入条件之前是
确立。
5. Q
An
以Q
Gn
; Q的电平
A
以Q
G
分别之前的最近
↓
时钟过渡。
框图
A
B
C
D
E
F
G
H
PR
S Q
A
CK
PR
S Q
B
CK
R
Q
B
明确
PR
S Q
C
CK
R
Q
C
明确
PR
S Q
D
CK
R
Q
D
明确
PR
S Q
E
CK
R
Q
E
明确
PR
S Q
F
CK
R
Q
F
明确
PR
S Q
G
CK
R
Q
G
明确
PR
S Q
H
CK
R
Q
H
明确
Q
H
Q
H
串行
输入
移位/
负载
R
Q
A
明确
时钟
时钟
抑制
绝对最大额定值
项
电源电压
输入电压
功耗
储存温度
符号
V
CC
V
IN
P
T
TSTG
评级
7
7
400
-65到+150
单位
V
V
mW
°C
注：电压值，除非另有说明，是相对于网络的接地端子。
Rev.3.00 ， Jul.15.2005 ， 7个2页
HD74LS165A
推荐工作条件
项
电源电压
输出电流
工作温度
时钟频率
时钟脉冲宽度
加载脉冲宽度
时钟使能建立时间
并行输入建立时间
串行输入建立时间
班次设定时间
保持时间
符号
V
CC
I
OH
I
OL
T
OPR
时钟
t
W（时钟）
t
W（负载）
t
su
t
su
t
su
t
su
t
h
民
4.75
—
—
–20
0
25
15
30
10
20
45
0
典型值
5.00
—
—
25
—
—
—
—
—
—
—
—
最大
5.25
–400
8
75
25
—
—
—
—
—
—
—
单位
V
A
mA
°C
兆赫
ns
ns
ns
ns
ns
ns
ns
电气特性
（大= -20到+75°C ）
项
输入电压
符号
V
IH
V
IL
V
OH
输出电压
V
OL
移位/负载
其他投入
移位/负载
高层
输入电流
其他投入
低电平输入移位/负载
当前
其他投入
输出短路电流
电源电流**
输入钳位电压
输入电流
I
I
I
IH
I
IL
I
OS
I
CC
V
IK
分钟。
2.0
—
2.7
—
—
—
—
—
—
—
—
–20
—
—
TYP 。 *
—
—
—
—
—
—
—
—
—
—
—
—
21
—
马克斯。
—
0.8
—
0.4
0.5
0.3
0.1
60
20
–1.2
–0.4
–100
36
–1.5
单位
V
V
V
V
mA
mA
A
A
mA
mA
mA
mA
V
条件
V
CC
= 4.75 V, V
IH
= 2 V, V
IL
= 0.8 V,
I
OH
= –400
A
I
OL
= 4毫安V
CC
= 4.75 V, V
IH
= 2 V,
I
OL
= 8毫安V
IL
= 0.8 V
V
CC
= 5.25 V, V
I
= 7 V
V
CC
= 5.25 V, V
I
= 2.7 V
V
CC
= 5.25 V, V
I
= 0.4 V
V
CC
= 5.25 V
V
CC
= 5.25 V
V
CC
= 4.75 V，I
IN
= -18毫安
注： * V
CC
= 5 V ， TA = 25℃
** 。同的输出打开，时钟禁止和时钟在4.5伏，并且施加到移位/负载的时钟脉冲，我
CC
is
在4.5 V时测得的并行输入，比接地平行输入。
开关特性
(V
CC
= 5 V ，TA = 25 C）
项
最大时钟频率
符号
最大
t
PLH
t
PHL
t
PLH
t
PHL
t
PLH
t
PHL
t
PLH
t
PHL
输入
输出
分钟。
25
—
—
—
—
—
—
—
—
典型值。
35
21
26
14
16
13
24
19
17
马克斯。
—
35
35
25
25
25
30
30
25
单位
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
条件
负载
时钟
H
H
任何
任何
Q
H
Q
H
传播延迟时间
C
L
= 15 pF的，
R
L
= 2 k
Rev.3.00 ， Jul.15.2005 ， 7 3页
HD74LS165A
测试方法
测试电路
4.5V
V
CC
串行输入
移位/负载
产量
R
L
Q
H
C
L
负载电路1
输入
看到测试表
A
B
C
D
E
F
G
H
时钟
时钟
抑制
P.G.
Z
OUT
= 50
Q
H
相同负载电路1 。
注意事项：
1. C
L
包括探头和夹具电容。
2.所有的二极管都1S2074 （H ） 。
波形1
3V
SHIFT /
负载
1.3V
0V
t
su
串行
输入
1.3V
t
su
时钟
抑制
1.3V
1.3V
t
su
1.3V
3V
0V
3V
0V
注意事项：
答8个数据输入端和时钟输入禁止低。结果在输出Q监测
H
at
T
n + 7
.
B的输入脉冲发生器具有以下特点： PRR < 1兆赫
占空比< 50 ％，Z-
OUT
≈
50
,
t
TLH
≤
15纳秒，T
THL
≤
6纳秒。
Rev.3.00 ， Jul.15.2005 ， 7第4页
HD74LS165A
波形2
3V
禁止时钟
输入
1.3V
t
su
（禁用而
钟高）
0V
3V
时钟
输入
t
su
1.3V
t
W（时钟）
1.3V
1.3V
0V
3V
F和H
1.3V
输入
（见注A和B）
1.3V
1.3V
t
W（负载）
1.3V
t
su
t
W（负载）
0V
3V
SHIFT /
负载
t
PHL
t
PLH
1.3V
1.3V
1.3V
1.3V
0V
t
PHL
t
PLH
t
PHL
t
PLH
V
OH
输出Q
H
t
PLH
1.3V
t
PHL
1.3V
t
PLH
1.3V
t
PHL
1.3V
t
PLH
1.3V
V
OL
t
PHL
V
OH
产量
Q
H
1.3V
1.3V
1.3V
1.3V
1.3V
1.3V
V
OL
注意事项：
答其余六个数据输入和串行输入是低的。
B.在此之前进行测试，高级别数据被加载成H输入。
C的输入脉冲发生器具有以下特点： PRR
≤
1 MHz时，
占空比
≤
50%, Z
OUT
≈
50
,
t
TLH
≤
15纳秒，T
THL
≤
6纳秒。
Rev.3.00 ， Jul.15.2005 ， 7 5页
QQ：2880707522 复制
