HD74ALVCH162831
1位4位地址寄存器/驱动器与3态输出
ADE - 205-195 （ Z）
初步
1日。版
1998年3月
描述
这个1比特至4比特地址寄存器/驱动器被设计为2.3 V至3.6 VV
CC
操作。该装置是理想
对于在应用中使用，其中单个的地址总线是找到四个不同的存储器位置。该
HD74ALVCH162831可以用作缓冲剂或寄存器中，根据不同的选择（ SEL）的逻辑电平
输入。当
SEL
为逻辑高电平时，器件处于缓冲模式。的输出跟随输入，并且
通过两个输出使能（OE ）的控制来控制。每
OE
控制两组九个输出。当
SEL
是逻辑低时，该装置是在寄存器模式。该寄存器是一个边沿触发的D型触发器。上
的时钟（CLK）输入的上升沿，数据设置在A输入被存储在内部寄存器。
OE
控制操作相同缓冲模式。当
OE
是逻辑低时，输出处于一个正常的逻辑
状态（高或低逻辑电平） 。当
OE
是逻辑高时，输出处于高阻抗状态。对
确保在开机和高阻抗状态下，
OE
应该连接到V
CC
至A
拉registor ;该registor的最小值由的电流吸收能力决定
驱动程序。
SEL
和
OE
不影响触发器的内部操作。旧的数据可以保留或新
数据可以被输入，而输出处于高阻抗状态。提供有源总线保持电路
在一个有效的逻辑电平持有未使用的或浮动的数据输入。所有输出，其目的是为了吸收高达
12毫安，包括26
电阻器，以减少过冲和下冲。
特点
V
CC
= 2.3 V至3.6 V
典型的V
OL
接地反弹< 0.8V（ @V
CC
= 3.3 V ， TA = 25 ° C）
典型的V
OH
下冲> 2.0 V（ @V
CC
= 3.3 V ， TA = 25 ° C）
高输出电流±12 MA（ @V
CC
= 3.0 V)
在总线保持数据输入，无需外部上拉/下拉电阻。
所有输出都相当于26
串联电阻，因此无需外部电阻器是必需的。
HD74ALVCH162831
绝对最大额定值
项
电源电压
输入电压
*1
输出电压
*1, 2
输入钳位电流
输出钳位电流
连续输出电流
V
CC
，接地电流/针
最大功率耗散
在TA = 55 ° C（在静止空气中）
*3
储存温度
注意事项：
符号
V
CC
V
I
V
O
I
IK
I
OK
I
O
I
CC
还是我
GND
P
T
T
英镑
评级
-0.5到4.6
-0.5到4.6
-0.5到V
CC
+0.5
–50
±50
±50
±100
1
-65到150
单位
V
V
V
mA
mA
mA
mA
W
°C
TVSOP
V
I
＆ LT ; 0
V
O
＆ LT ; 0或V
O
＆ GT ; V
CC
V
O
= 0至V
CC
条件
超出“绝对最大额定值”所列的应力可能会造成永久性的损害
到设备。这些压力额定值只，设备的这些功能操作或
超出“推荐工作条件”下标明的任何其他条件不
暗示。暴露在绝对最大额定条件下工作会影响器件的
可靠性。
1.输入和输出负电压的评分可以在输入和输出钳位超过
电流额定值得到遵守。
2.该值被限制在4.6V的最大。
3.最大的封装功耗采用150 ° C的结温计算
与750密耳的电路板走线的长度。
推荐工作条件
项
电源电压
输入电压
输出电压
高电平输出电流
符号
V
CC
V
I
V
O
I
OH
民
2.3
0
0
—
—
—
低电平输出电流
I
OL
—
—
—
输入过渡上升或下降速率
工作温度
t
/
v
T
a
0
–40
最大
3.6
V
CC
V
CC
–6
–8
–12
6
8
12
10
85
NS / V
°C
mA
单位
V
V
V
mA
V
CC
= 2.3 V
V
CC
= 2.7 V
V
CC
= 3.0 V
V
CC
= 2.3 V
V
CC
= 2.7 V
V
CC
= 3.0 V
条件
注：未使用的控制输入必须保持高电平或低电平，以防止它们飘浮。
4
HD74ALVCH162831
1位4位地址寄存器/驱动器与3态输出
REJ03D0039-0200Z
（上ADE - 205-195 （ Z） ）
Rev.2.00
Oct.02.2003
描述
这个1比特至4比特地址寄存器/驱动器被设计为2.3 V至3.6 VV
CC
操作。该装置是理想
对于在应用中使用，其中单个的地址总线是找到四个不同的存储器位置。该
s
（ SEL ）
HD74ALVCH162831可以用作缓冲剂或寄存器中，这取决于选择的逻辑电平（
输入。当
SEL
为逻辑高电平时，器件处于缓冲模式。的输出跟随输入，并且
通过两个输出使能（OE ）的控制来控制。每
OE
控制两组九个输出。当
SEL
是逻辑低时，该装置是在寄存器模式。该寄存器是一个边沿触发的D型触发器。上
的时钟（CLK）输入的上升沿，数据设置在A输入被存储在内部寄存器。
OE
控制操作相同缓冲模式。当
OE
是逻辑低时，输出处于一个正常的逻辑
状态（高或低逻辑电平） 。当
OE
是逻辑高时，输出处于高阻抗状态。对
确保在开机和高阻抗状态下，
OE
应该连接到V
CC
至A
上拉寄存器;寄存器的最小值由的电流吸收能力决定
驱动程序。
SEL
和
OE
不影响触发器的内部操作。旧的数据可以保留或新
数据可以被输入，而输出处于高阻抗状态。提供有源总线保持电路
在一个有效的逻辑电平持有未使用的或浮动的数据输入。所有输出，其目的是为了吸收高达12
毫安，包括26
电阻器，以减少过冲和下冲。
特点
V
CC
= 2.3 V至3.6 V
典型的V
OL
接地反弹< 0.8V（ @V
CC
= 3.3 V ， TA = 25 ° C）
高输出电流±12 MA（ @V
CC
= 3.0 V)
在数据输入总线保持消除了需要
在数据输入总线保持消除了需要
所有输出都相当于26
串联电阻，因此无需外部电阻器是必需的。
Rev.2.00 ， Oct.02.2003 ，第12页1
HD74ALVCH162831
功能表
输入
OE
H
L
L
L
L
SEL
X
H
H
L
L
CLK
X
X
X
↑
↑
A
X
L
H
L
H
Z
L
H
L
H
输出y
H：高层
L：低电平
X：非物质
Z：高阻
↑
：由低到高的转变
Rev.2.00 ， Oct.02.2003 ， 12第2页
HD74ALVCH162831
管脚配置
4Y1
3Y1
GND
2Y1
1Y1
V
CC
NC
A1
GND
NC
A2
GND
NC
A3
V
CC
NC
A4
GND
CLK
OE1
OE2
SEL
GND
A5
A6
V
CC
A7
NC
GND
A8
NC
GND
A9
NC
V
CC
4Y9
3Y9
GND
2Y9
1Y9
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
1Y2
2Y2
GND
3Y2
4Y2
V
CC
1Y3
2Y3
GND
3Y3
4Y3
GND
1Y4
2Y4
V
CC
3Y4
4Y4
GND
1Y5
2Y5
3Y5
4Y5
GND
1Y6
2Y6
V
CC
3Y6
4Y6
GND
1Y7
2Y7
GND
3Y7
4Y7
V
CC
1Y8
2Y8
GND
3Y8
4Y8
（ TOP VIEW ）
Rev.2.00 ， Oct.02.2003 ， 12第3页
HD74ALVCH162831
绝对最大额定值
项
电源电压
输入电压
*1
输出电压
*1, 2
符号
V
CC
V
I
V
O
I
IK
I
OK
I
O
I
CC
还是我
GND
P
T
T
英镑
评级
-0.5到4.6
-0.5到4.6
-0.5到V
CC
+0.5
–50
±50
±50
±100
1
-65到150
单位
V
V
V
mA
mA
mA
mA
W
°C
条件
输入钳位电流
输出钳位电流
连续输出电流
V
CC
，接地电流/针
最大功率耗散
*3
在TA = 55 ° C（在静止空气中）
储存温度
V
I
＆ LT ; 0
V
O
＆ LT ; 0或V
O
＆ GT ; V
CC
V
O
= 0至V
CC
TVSOP
注：超出“绝对最大额定值”列出的强调可能会造成永久性损坏
e
该设备。这些压力额定值只，设备的功能操作在这些或任何
UNCTIONAL
超出“推荐工作条件”的指示下，其他条件是不是暗示。
长期在绝对最大额定条件下工作会影响器件的可靠性。
1.输入和输出负电压的评分可以在输入和输出钳位超过
电流额定值得到遵守。
2.该值被限制在4.6V的最大。
3.最大的封装功耗采用150 ° C的结温计算
与750密耳的电路板走线的长度。
推荐工作条件
项
电源电压
输入电压
输出电压
高电平输出电流
符号
V
CC
V
I
V
O
I
OH
民
2.3
0
0
—
—
—
低电平输出电流
I
OL
—
—
—
输入过渡上升或下降速率
工作温度
t
/
v
T
a
0
–40
最大
3.6
V
CC
V
CC
–6
–8
–12
6
8
12
10
85
NS / V
°C
mA
单位
V
V
V
mA
V
CC
= 2.3 V
V
CC
= 2.7 V
V
CC
= 3.0 V
V
CC
= 2.3 V
V
CC
= 2.7 V
V
CC
= 3.0 V
条件
注：未使用的控制输入必须保持高电平或低电平，以防止它们飘浮。
Rev.2.00 ， Oct.02.2003 ， 12的第4页
HD74ALVCH162831
逻辑图
OE1
OE2
CLK
A1
20
5
21
19
8
4
1Y1
2Y1
3Y1
4Y1
CLK
2
D
Q
1
SEL
22
八其他渠道
ht
Rev.2.00 ， Oct.02.2003 ， 12第5页
QQ：2880707522 复制
