HD74AC112/HD74ACT112
双JK负边沿触发触发器
描述
该HD74AC112 / HD74ACT112设有独立J,K ,时钟和异步设置和清除输入
各触发器。当该时钟变高,输入被使能并且数据将被接受。的逻辑电平
的J和K输入端可能改变时的时钟为高和双稳态将根据执行
真值表只要最小建立时间和保持时间观察。输入数据传送到输出
在时钟脉冲的下降沿。
特点
输出源/汇24毫安
HD74ACT112具有TTL兼容的输入
管脚配置
CP
1
1
K
1
2
J
1
3
S
D1
4
Q
1
5
Q
1
6
Q
2
7
GND 8
( TOP VIEW )
16 V
CC
15
C
D1
14
C
D2
13
CP
2
12 K
2
11 J
2
10
S
D2
9 Q
2