TM
HD-6402
CMOS通用异步
收发器（UART ）
描述
在HD- 6402是一款CMOS UART的接口的电脑或
微处理器异步串行数据信道。
接收器转换成串行启动，数据，奇偶校验位和停止位。
发射机并行数据转换成串行形式，并
自动添加启动，奇偶校验位和停止位。该数据字
长度可以是5，6， 7或8位。奇偶可能是奇数还是偶数。
奇偶校验，并生成可以被抑制。停止
位可以是一个或两个或一个和一个半时和Transmit
廷5位代码。
对HD- 6402可在宽范围的应用中使用
包括调制解调器，打印机，外围设备和远程数据
采集系统。利用Intersil的先进缩放
佐治四CMOS工艺允许的运行时钟频率
高达8.0MHz （ 500K波特） 。电源要求，通过比较
ISON ，从300mW的降低为10mW 。状态逻辑
增加了灵活性，并简化了用户界面。
1997年3月
特点
8.0MHz工作频率（ HD- 6402B ）
的2.0MHz工作频率（ HD- 6402R ）
低功耗CMOS设计
可编程字长，停止位和奇偶校验
自动数据格式和状态产生
兼容工业标准UART
单+ 5V电源
CMOS / TTL兼容输入
订购信息
包
塑料DIP
CERDIP
SMD ＃
温度范围
-40
o
C至+ 85
o
C
-40
o
C至+ 85
o
C
-55
o
C至+ 125
o
C
为2MHz = 125K波特率
HD3-6402R-9
HD1-6402R-9
5962-9052501MQA
为8MHz = 500K波特率
HD3-6402B-9
HD1-6402B-9
5962-9052502MQA
PKG 。号
E40.6
F40.6
F40.6
引脚
HD- 6402 （ PDIP ， CERDIP ）
顶视图
V
CC
NC
GND
RRD
RBR8
RBR7
RBR6
RBR5
RBR4
RBR3
RBR2
RBR1
PE
FE
OE
SFD
RRC
DRR
DR
RRI
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40 TRC
39 EPE
38 CLS1
37 CLS2
36 SBS
35 PI
34 CRL
33 TBR8
32 TBR7
31 TBR6
30 TBR5
29 TBR4
28 TBR3
27 TBR2
26 TBR1
25 TRO
24 TRE
23 TBRL
22 TBRE
21 MR
注意：这些器件对静电放电敏感;遵循正确的IC处理程序。
1-888- INTERSIL或321-724-7143
|
Intersil公司（和设计）是Intersil公司美洲的商标。
版权所有 Intersil公司美洲2001.版权所有
网络文件编号
2956.1
1
HD-6402
工作原理图
(32)
TBR8
(33)
(31)
(30)
(29)
(28)
(27)
(26)
TBR1
（ 24 ） TRE
（ 22 ） TBRE
（ 23 ） TBRL
（40）， TRC
发射机
时间和
控制
奇偶
逻辑
发送缓冲寄存器
停止
发射器注册
多路复用器
（ 25 ） TRO
开始
（38） CLS1
（37） CLS2
（34）的CRL
（ 21 ）MR
控制
注册
（36）的SBS
（ 16 ） SFD
（39） EPE
（35）的PI
（20） ，RRI
（17）无线资源控制
（ 18 ） DRR
（ 19 ） DR
接收器
时间和
控制
停止
逻辑
奇偶
逻辑
多路复用器
接收器注册
接收缓冲寄存器
3-STATE
缓冲器
RBR8
开始
逻辑
（ 16 ） SFD
（4） RRD
RBR1
(5) (6) (7) (8) (9) (10) (11) (12)
这些输出
三态
OE
(15)
FE
(14)
PE
(13)
控制德网络nition
控制字
CLS 2
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
CLS 1
0
0
0
0
0
0
1
1
1
1
1
1
0
0
0
0
0
0
1
1
1
1
1
1
PI
0
0
0
0
1
1
0
0
0
0
1
1
0
0
0
0
1
1
0
0
0
0
1
1
EPE
0
0
1
1
X
X
0
0
1
1
X
x
0
0
1
1
X
x
0
0
1
1
X
x
SBS
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
开始位
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
字符格式
数据位
5
5
5
5
5
5
6
6
6
6
6
6
7
7
7
7
7
7
8
8
8
8
8
8
奇偶校验位
ODD
ODD
连
连
无
无
ODD
ODD
连
连
无
无
ODD
ODD
连
连
无
无
ODD
ODD
连
连
无
无
停止位
1
1.5
1
1.5
1
1.5
1
2
1
2
1
2
1
2
1
2
1
2
1
2
1
2
1
2
2
HD-6402
引脚说明
PIN类型的符号
1
2
3
4
I
V
CC
NC
GND
RRD
描述
正电压电源
无连接
地
高层次上的接收器寄存器DISABLE
强制接收捧出来，把RBR1 - RBR8
到高阻抗状态。
接收缓冲区寄存器的内容
TER出现在这三态输出。换一句话
垫少于8个字符是右对齐，以
RBR1.
见引脚5 RBR8
见引脚5 RBR8
见引脚5 RBR8
见引脚5 RBR8
见引脚5 RBR8
见引脚5 RBR8
见引脚5 RBR8
表示获得了很高的水平上奇偶校验错误
奇偶校验不匹配校验通过编程控制
位。当平价被抑制该输出为低电平。
高水平的帧错误指示
第一个停止位是无效的。
高水平的溢出错误指示
数据接收标志没有被之前的最后一次清除
字符被传输到接收器缓冲器
注册。
高层次上的状态标志禁用力量
输出PE ， FE ， OE ， DR ， TBRE到高im-
pedance状态。
接收器寄存器的时钟是16X的接收器
数据速率。
在接收完毕复位清除低水平
接收输出的DR为低电平的数据。
高层次上收到的数据表示
字符已被接收，并转移到
接收缓冲寄存器。
在接收器寄存器的输入是串行数据
移入接收寄存器。
高水平的MASTER RESET清除PE ， FE ，
OE和何为低电平，并设置发射机
寄存器空（ TRE）为高电平18个时钟周期
下降沿MR后。 MR不会清除receiv-
呃缓冲寄存器。这个输入必须至少是脉冲
之后一度电。在HD- 6402一定是高手
上电后复位。复位脉冲应满足
V
IH
和T
MR
。等待18个时钟周期的下降沿后
MR的开始操作前边缘。
高层次上的发送缓冲寄存器
TER EMPTY表示发送缓冲寄存器
已转让其数据发送寄存器
并准备好新的数据。
在发送缓冲寄存器的低级别
从投入TER LOAD传输数据TBR1-
TBR8到发送缓冲寄存器。低到
在TBRL高转换启动数据传输
发送寄存器。如果忙，传输自动
matically延迟，使得所述两个字符是
传输端到端的。
40
I
TRC
38
39
I
I
CLS1
EPE
35
36
I
I
PI
SBS
25
26
O
I
卓
TRB1
PIN类型的符号
24
O
TRE
描述
高层次上的发射器的注册EMP-
TY表示一个字符的发送完毕
之三，包括停止位。
字符数据，开始数据位和停止位出现SE-
rially在发射机寄存器输出。
字符数据被装载到发送器
通过输入TBR1 - TBR8缓冲寄存器。为
字符格式少于8位的TBR8 ，图7和
6输入将被忽略对应于其亲
编程字长。
见引脚26 TBR1 。
见引脚26 TBR1 。
见引脚26 TBR1 。
见引脚26 TBR1 。
见引脚26 TBR1 。
见引脚26 TBR1 。
见引脚26 TBR1 。
高层次上的控制寄存器写入
加载所述控制寄存器的控制字。该
控制字被锁存CRL的下降沿。
CRL可连接高。
高水平的平价INHIBIT抑制平价gen-
关合作，奇偶校验和部队PE输出低电平。
高水平的停止位选择选择1.5
停止位为5的字符格式和2个停止位
其他长度。
这些输入进行编程的字符
长度SELECTED （ CLS1低CLS2低5位）
（ CLS1高CLS2低6位） （ CLS1低CLS2
高7位） （ CLS1高CLS2高8位。 ）
见引脚37 CLS2 。
当PI是低，高的电平上的偶数奇偶校验
ENABLE生成并检查偶校验。低
等级选择奇校验。
发射器寄存器时钟为16倍
传输数据的速率。
5
O
RBR8
27
28
29
30
31
32
33
34
I
I
I
I
I
I
I
I
TBR2
TBR3
TBR4
TBR5
TBR6
TBR7
TBR8
CRL
6
7
8
9
10
11
12
13
O
O
O
O
O
O
O
O
RBR7
RBR6
RBR5
RBR4
RBR3
RBR2
RBR1
PE
14
15
O
O
FE
OE
37
I
CLS2
16
I
SFD
17
18
19
I
I
O
RRC
DRR
DR
20
21
I
I
RRI
MR
从V A 0.1μF的去耦电容
CC
引脚与GND为消遣
ommended 。
22
O
TBRE
23
I
TBRL
3
HD-6402
20
21
19
22
18
23
17
24
16
25
15
26
14
27
13
28
12
29
HD-6402
11
30
10
31
9
32
8
33
7
34
6
35
5
36
4
37
3
38
2
39
1
40
发送器操作
发射机部分接收并行数据，格式化数据
和传输上的发射器以串行形式的数据寄存器
器输出（ TRO ）端子（见串行数据格式） 。数据
从输入TBR1 - TBR8加载到发送缓存
通过应用逻辑低电平的发射器缓冲寄存器
注册负载（ TBRL ）输入（ A） 。有效的数据必须存在于
至少为T.
SET
之前和叔
HOLD
以下TBRL的上升沿。如果
词语小于8位时，仅在至少显著位
被发送。该字符是右对齐的，所以至少
显著位对应于TBR1 （B）中。
TBRL的上升沿清除发送缓冲寄存器
空（ TBRE ） 。 0到1时钟周期后，数据被传输
到发射寄存器，发送寄存器空
（ TRE）引脚变为低状态时， TBRE被设置为高，并串行
数据信息被发送。的输出数据的时钟
由发送器寄存器时钟（ TRC ）的时钟速率的16倍
的数据速率。在TBRL加载数据的第二个低电平脉冲
到发送缓冲寄存器（ C） 。数据传送到所述
发射机寄存器被延迟，直到电流的传输
租金数据是完整的（D）中。数据会自动转移到
该字符的发送寄存器和传输
开始的一个时钟周期之后。
1
TBRL
TBRE
0到1的时钟
TRE
卓
A
B
C
数据
D
结束最后一个停止位
1/2时钟
图1.发射时序（不按比例）
接收器操作
是在接收器输入寄存器接收串行数据格式
（ RRI ） 。当没有接收到数据， RRI必须保持
高。的数据通过接收器寄存器时钟
时钟（RRC） 。时钟频率是16倍的数据速率。低
在数据接收复位（ DRR ）级清空数据
接收器（ DR ）线（A ） 。在第一个停止位数据传输
从接收寄存器ferred到接收缓冲区
寄存器（ RBR） （B）中。如果单词是小于8位时，
未使用的最显著位将是逻辑低。输出
字符是右对齐到最低显著位RBR1 。一
对溢出错误（ OE ）逻辑高电平表示超支。一
当DR以前未清除的发生溢出
目前角色转移到RBR 。一个时钟
周期的后期DR复位为逻辑高电平，而帧错误
（FE）的求值（℃）。在FE逻辑高电平表示无效
停止位被接收，帧错误。逻辑高电平平价
误差（PE）表示的奇偶校验错误。
开头第一个停止位
RRI
7 1/2个时钟周期
RBR1-8 ， OE ， PE
DRR
DR
FE
1个时钟周期
A
B
C
图2.接收时序（不按比例）
4
QQ：2881677436 复制
