HCTL -2001 - A00 ， HCTL -2017 - A00 / PLC ，
HCTL - 2021 - A00 / PLC
正交解码器/计数器接口IC
数据表
描述
该HCTL - 2xx1 （ 7 ） -A00 / PLC是CMOS集成电路执行
正交解码器，计数器和总线接口
功能。该HCTL - 2xx1 （ 7 ） -A00 / PLC的设计
改善数字闭环系统的性能
运动控制系统和数字数据输入系统。
它通过换挡时间密集的正交执行此操作
译码器的功能，以具有成本效益的硬件解决方案。
该HCTL - 2xx1 （ 7 ） -A00 / PLC由一个正交
解码器逻辑，二进制加/减计数器的状态，以及
8位总线接口。采用施密特触发CMOS的
输入和输入噪声滤波器允许运行可靠
在嘈杂的环境中。该HCTL -2001 - A00载
12位计数器和HCTL -2017 - A00 / PLC或HCTL - 2021-
A00 / PLC包含16位计数器，并提供TLL /
CMOS兼容的三态输出缓冲器。手术
被指定为一个温度范围为-40至+ 85 ℃的
在时钟频率高达14MHz 。
该HCTL -2021 - A00 / PLC提供了正交解码器
对于很多使用的输出信号和级联信号
标准的计算机芯片。
特点
接口编码器到微处理器
14 MHz的时钟操作
高抗干扰性：
施密特触发输入和数字噪声滤波器
16位二进制加/减计数器
锁存输出
8位三态接口
8 ， 12或16位工作模式
正交解码输出信号，上/下和
算
串级输出信号，上/下和计数
大大降低系统软件
5V工作电压（V
DD
– V
SS
)
TTL / CMOS兼容的I / O
工作温度： -40C至85C
16引脚PDIP ， 20引脚PDIP ， 20引脚PLCC
应用
接口正交增量型编码器
微处理器
接口数字电位器到数字数据
输入总线
产品型号
HCTL-2001-A00
HCTL-2017-A00
HCTL-2017-PLC
HCTL-2021-A00
HCTL-2021-PLC
描述
14 MHz的时钟操作。 12位计数器。
14 MHz的时钟操作。 16位计数器。
14 MHz的时钟操作。 16位计数器。
14 MHz的时钟操作。 16位计数器。
正交解码器的输出信号。级联的输出信号。
14 MHz的时钟操作。 16位计数器。
正交解码器的输出信号。级联的输出信号。
引脚
一个引脚排列
一个引脚排列
引脚
引脚排列B
引脚
包
套餐A
套餐A
C组
套餐B
C组
工作特性
表1.绝对最大额定值
（以下所有电压都参考V
SS
)
参数
直流电源电压
输入电压
储存温度
工作温度
[1]
符号
V
DD
V
IN
T
S
T
A
范围
-0.3到+6.0
-0.3到（VDD 0.3 ）
-55到+150
-40至+85
单位
V
V
C
C
表2.推荐工作条件
参数
直流电源电压
环境温度
[1]
符号
V
DD
T
A
范围
4.5 5.5
-40至+85
单位
V
C
表3.直流特性V
DD
= 5V ± 5％ ;牛逼
A
= -40 85 ℃下
符号
VIL
VIH
VT +
VT-
VH
IIN
VOH
VOL
IOZ
国际直拨电话
CIN
[3]
COUT
[3]
[2]
[2]
[2]
[2]
参数
低电平输入电压
高电平输入电压
施密特触发器的正向阈值
施密特触发器负向阈值
施密特触发器迟滞
输入电流
高电平输出电压
低电平输出电压
高阻抗输出漏电流
静态电源电流
输入电容
输出电容
条件
民
3.5
典型值
最大
1.5
单位
V
V
V
V
V
3.5
1.0
1.0
VIN = VSS或VDD
IOH = -3.75毫安
IOL = + 3.75毫安
VO = VSS或VDD
VIN = VSS或VDD
任何输入
任何输出
-10
-10
2.4
1.5
2.0
1
4.5
0.2
1
1
5
5
4.0
+10
A
V
V
A
A
pF
pF
0.4
+10
100
注意事项：
1.自由空气
2.通常，对于任何V
DD
在允许的限值之间（ + 4.5V至+ 5.5V ） ，V
IL
= 0.3V
DD
和V
IH
= 0.7V
DD
;典型值是V
OH
= V
DD
– 0.5V
和V
OL
= V
SS
+ 0.2V
3.包括封装电容
3
功能引脚说明
表4a 。功能引脚说明（ PDIP封装）
符号
针
HCTL-
2001-
A00
VDD
VSS
CLK
CHA
CHB
RST
16
8
2
76
HCTL-
2017-
A00
16
8
2
76
HCTL-
2021-
A00
20
10
2
98
电源
地
CLK是一个施密特触发器输入的外部时钟信号。
CHA和CHB是施密特触发器输入，接受来自输出
正交编码的源，如增量光学轴编码器。两
通道A和B，额定值为90度的相位差，是必需的。
此低电平有效施密特触发器输入清除内部位置计数器和
位置锁定。它还复位禁止逻辑。 RST是异步的
相对于任何其它的输入信号。
此CMOS低电平输入使能三态输出缓冲器。在OE /
和SEL输入端上的下降沿取样由内部禁止逻辑
在时钟的控制内部位置数据锁存器的加载。
这些CMOS输入直接控制从位置锁存数据字节
启用到8位的三态输出缓冲器。在OE /以上， SEL也
控制内部禁止逻辑。
SEL
0
1
字节选择
高
低
描述
5
5
7
OE
4
4
4
SEL
3
3
3
CNT
DCDR
U / D
NA
NA
NA
NA
16
5
脉冲呈现在这个LSTTL兼容输出时的正交
解码器已经检测到的状态转变。 CNT
这个输入通道兼容输出允许用户选择是否在IC
是向上或向下计数和拟与CNTDCDR和使用
CNTCAS输出。适当的信号U （高电平）或D / （低电平）将
的CNTDCDR和CNTCAS输出的上升沿之前出现。
脉冲呈现在这个LSTTL兼容输出时， HCTL - 2021-
A00内部计数器溢或下溢。在此上升沿
波形可以被用来触发一个外部计数器。
这些LSTTL兼容的三态输出的形式，通过一个8位输出端口
其中16位的位锁存器的内容可以被读入2个连续
字节。是先读后面的低字节高字节。
CNTCAS NA
NA
15
D0
D1
D2
D3
D4
D5
D6
D7
NC
1
15
14
13
12
11
10
9
NA
1
15
14
13
12
11
10
9
NA
1
19
18
17
14
13
12
11
6
未连接 - 该引脚应悬空。
4
表4b 。功能引脚说明（ PLCC封装）
符号
针
HCTL
HCTL
2017年， 2021 PLC -PLC
VDD
VSS
CLK
CHA
CHB
RST
20
10
2
9
8
7
20
10
2
9
8
7
电源
地
CLK是一个施密特触发器输入的外部时钟信号。
CHA和CHB是施密特触发器输入，接受来自输出
正交编码的源，如增量光学轴编码器。两
通道A和B，额定值为90度的相位差，是必需的。
此低电平有效施密特触发器输入清除内部位置计数器和
位置锁定。它还复位禁止逻辑。 RST是异步相对于
到任何其它输入信号。
此CMOS低电平输入使能三态输出缓冲器。在OE /和SEL
输入在时钟的下降沿采样内部禁止逻辑
控制内部位置的数据锁存器的加载。
这些CMOS输入直接控制哪些数据字节从位置闩锁
使成8位的三态输出缓冲器。在OE /以上， SEL也控制
内部禁止逻辑。
SEL
0
1
字节选择
高
低
描述
OE
4
4
SEL
3
3
CNTDCDR NA
U / D
NA
16
5
脉冲呈现在这个LSTTL兼容输出时的正交
解码器已经检测到的状态转变。
这个输入通道兼容输出允许用户确定该IC是否是
递增或递减计数，并且旨在与所述CNTDCDR和CNTCAS使用
输出。适当的信号U （高电平）或D / （低电平）将之前存在
的CNTDCDR和CNTCAS输出的上升沿。
脉冲呈现在这个LSTTL兼容输出时， HCTL -2021 -PLC
内部计数器溢或下溢。此波形的上升沿可
可以用于触发一个外部计数器。
这些LSTTL兼容的三态输出的形式通过一个8位输出端口
16位位置锁存器的内容可以被读入2个连续的字节。该
是先读后面的低字节高字节。
CNTCAS
NA
15
D0
D1
D2
D3
D4
D5
D6
D7
1
19
18
17
14
13
12
11
1
19
18
17
14
13
12
11
5
QQ：2880707522 复制
