HCPL-0872
数字接口IC
数据表
铅（Pb ）免费
RoHS指令6全
柔顺
符合RoHS 6提供完全符合的选项;
-xxxE表示无铅产品
描述
数字接口IC， HCPL- 0872转换单
位数据流从所述分离的调制器（如
HCPL - 7860 / 786J / 7560 ）为15位输出字和
提供一个串行输出接口，与兼容
SPI
， QSPI
，和Microwire
协议，允许直接
连接到微控制器。数字接口IC，
HCPL- 0872可在一个300密耳宽体SO -16 surface-
贴装封装。数字接口IC的特点
包括五个不同的转换模式，三个不同的
预触发模式，失调校准，快速超量程
检测，并且可调节的阈值检测。编程
序的功能是通过串口的配置配置
灰口。第二多路输入可允许
与没有第二个分离的调制器的测量
额外的硬件。
特点
之间的接口HCPL -7860 / 786J / 7560和MCU /
DSP
5转换模式分辨率/速度的权衡
3预触发模式
偏移校准
快3 μs的超范围检测
可调门限检测
串行I / O（ SPI
， QSPI
和Microwire兼容）
偏移校准
-40 ° C至+ 85 ° C工作温度范围
应用
电机相位和轨道电流感应
数据采集系统
工业过程控制
逆变器电流检测
通用电流感应和监测
V
DD1
输入
当前
V
DD2
MCLK
MDAT
GND2
1
2
3
4
5
6
7
8
CCLK
V
IN +
V
IN-
-
GND1
CONFIG
-
CLAT
之间
陈
FACE CON
VERSION
CDAT
SCLK
之间
-
脸
V
DD
16
15
14
13
12
11
10
9
MCLK1
MDAT1
MCLK2
SDAT
HCPL-7860
HCPL-786J
HCPL-7560
V
DD1
输入
当前
CH1
CS
THR1
MCU
or
DSP
V
DD2
MCLK
MDAT
GND2
V
IN +
V
IN-
-
GND1
THRES
MDAT2
CH2 HOLD
OVR1
检测
&复位
GND
RESET
HCPL-0872
一个0.1 μF旁路电容必须连接引脚V之间
DD
和地面
注意：建议在正常静止的预防措施，在处理和组装
该组件，以防止损坏和/或降解，其可以通过静电放电被诱导的。
SPI和QSPI是摩托罗拉公司的商标。
MICROWIRE是美国国家半导体公司的商标。
HCPL- 0872数字接口IC
因为两个输入进行多路复用，只有一个CON-
版本在同一时间可以进行，而不是所有的功能都
可用于所述第二通道。可用功能
两个通道示于下表
特征
转换模式
偏移校准
预触发模式
超范围检测
可调阈值
发现
通道1
通道2
CCLK 1
CLAT 2
CDAT 3
MCLK1 4
MDAT1 5
MCLK2 6
MDAT2 7
GND 8
CH2
CONFIG 。
之间
脸
CON-
VERSION
之间
脸
16 V
DD
15陈
14 SCLK
13 SDAT
12 CS
THRES-
HOLD
检测
＆放大器;
RESET
11 THR1
10 OVR1
9 RESET
CH1
引脚说明，数字接口IC
符号
CCLK
CLAT
CDAT
MCLK1
MDAT1
MCLK2
MDAT2
GND
VDD
陈
SCLK
SDAT
描述
时钟输入串行配置接口（ SCI） 。串行配置数据移入的
CCLK上升边缘。
锁存输入串行配置接口（ SCI） 。最后的8个数据位在时钟上CDAT由
CCLK被锁存到CLAT的上升沿相应的配置寄存器中。
数据输入串行配置接口（ SCI） 。串行配置数据移入MSB
科幻RST 。
通道1隔离调制器的时钟输入。在MDAT1输入数据的时钟在上升沿
MCLK1.
通道1隔离调制器的数据输入。
通道2隔离调制器时钟输入。在MDAT2输入数据的时钟在上升沿
MCLK2.
2通道隔离调制器的数据输入。
数字地。
电源电压（ 4.5 V至5.5 V ） 。
通道选择输入。对陈的输入电平决定了数据通道中的使用
在下一个转换周期。输入低电平选择通道1，高选择通道2 。
串行时钟输入。串行数据时钟输出SDAT在SCLK的下降沿。
串行数据输出。 SDAT从高阻态变为逻辑低输出，在一个转换的开始
锡永周期。 SDAT然后变为高电平，表示数据已经准备好，可以同步输出。 SDAT返回到
所有的数据后，高阻抗状态已同步输出和CS已经带来了新高。 SDAT变
复位后高被释放。
转换启动输入。转换开始于CS的下降沿。 CS应在保持低
整个转换周期再被拉高以结束循环。
连续，可编程阈值检测通道1的输入数据。上的高电平输出
THR1表明该信道1的输入信号的幅度超出了用户可编程
间160毫伏和310毫伏的阈值电平。这个信号连续监测通道1 indepen-
该信道的凹痕选择（陈）信号。
高速连续超范围检测通道1的输入数据。在OVR1高水平的输出
表明该信道1的输入的幅度超出满量程。这个信号不断
监测通道1个独立的陈信号。
主复位输入。逻辑高电平输入至少100 ns的异步重置所有配置稳压
存器为默认值和零点偏移校准寄存器。
CS
THR1
OVR1
RESET
2
订购信息
选项
产品型号
HCPL-0872
RoHS指令
柔顺
-000E
不符合RoHS
柔顺
不选
包
SO-16
表面
MOUNT
X
TAPE
& REEL
QUANTITY
每管47
-500E
-500
X
X
1000每卷
如需订购，请从零件号列中的零件编号，结合从选项中选择所需的选项
列，以形成一个订单输入。
实施例1：
HCPL- 0872-500E在磁带和卷轴包装符合RoHS标准订购的16引脚SO封装产品。
实施例2：
HCPL- 0872在软管包装和非RoHS标准订购的16引脚SO封装产品。
选择数据表可用。请联系您的安华高的销售代表或授权分销商的信息。
备注：符号“ #XXX ”用于现有产品的同时， 15日起推出2001年7月（新）产品
符合RoHS标准的选项将使用“ -XXXE ” 。
封装外形图
标准的16引脚SO封装
引脚号1 Identi连接器
1.27 （ 0.050 ）× 0.075 （ 0.003 ）深度
表面有光泽
16 15 14 13 12 11 10 9
顶视图
底部视图
1.90
(0.075)
1.90
(0.075)
1.27 (0.050)
x 0.075 (0.003)
深度
（2个）顶针
表面有光泽
0.33 x 45
(0.013 x 45
)
7.544 ± 0.05
(0.297 ± 0.002)
A 0872
YYWW
10.00-10.65
(0.394-0.419)
（ TIP给小费）
TH
XX
1.27
(0.050)
1
2
3
4
5
6
7
8
1.27 (0.050)
SIDE VIEW
1.016 ± 0.025
(0.040 ± 0.001)
7
2.286
(0.090)
1.27 BSC
（ 0.050 BSC ）
0.33-0.51
(0.013-0.020)
R 0.18 (R 0.007)
所有角落
和边缘
0.10-0.30
(0.004-0.0118)
离别
LINE
0.01 (0.004)
飞机座位
10.21 ± 0.10
(0.402 ± 0.002)
2.386-2.586
(0.094-0.1018)
A
0.23-0.32
(0.0091-0.0125)
1.016 REF 。
(0.040)
端视图
毫米（英寸）尺寸。
公差
（除非另有说明） ：
xx.xx = ± 0.010
xx.xxx = ± 0.002
0
- 8
0.40 - 1.27
(0.016 - 0.050)
细节A
3
绝对最大额定值
参数
储存温度
工作温度
电源电压
输入电压
输出电压
无铅焊锡温度
焊锡溢流温度廓线
符号
分钟。
马克斯。
单位
T
S
-55
125
°C
T
A
-40
85
°C
V
DD
0
5.5
V
所有的输入
-0.5
V
DD
+ 0.5
V
所有输出-0.5
V
DD
+ 0.5
V
260 ℃，持续10秒。 ，1.6毫米以下飞机座位
见回流温度曲线
记
1
注意事项1.安华高科技建议使用无氯焊剂。
推荐工作条件
参数
工作环境温度
电源电压
输入电压
符号
T
A
V
DD
所有的输入
分钟。
-40
4.5
0
马克斯。
85
5.5
V
DD
单位
°C
V
V
电气规格（ DC ）
除非另有说明，所有的典型规格是在T
A
= 25° C和V
DD
= 5 V ，所有最小值和最大值
规格适用于以下范围：T已
A
= -40 ° C至+ 85°C和V
DD
= 4.5 5.5 V.
参数
符号最小值。
典型值。
马克斯。
单位测试条件
图。
电源电流
I
DD
3
5
mA
f
CLK
= 10 MHz的
DC输入电流
I
IN
0.001
10
A
输入逻辑低电压
V
IL
0.8
V
输入逻辑高电压
V
IH
3.6
V
输出逻辑低电压
V
OL
0.15
0.4
V
I
OUT
= 4毫安
输出逻辑高电平
V
OH
4.3
5.0
V
I
OUT
= -400 A
时钟频率
f
CLK
20
兆赫
（ CCLK ， MCLK和SCLK ）
时钟周期（ CCLK ， MCLK和SCLK ）
t
每
50
ns
2, 3
时钟高电平脉冲宽度
t
威尔斯亲王医院
20
ns
2, 3
（ CCLK ， MCLK和SCLK ）
时钟低电平脉冲宽度
t
PWL
20
ns
2, 3
（ CCLK ， MCLK和SCLK ）
从DAT建立时间上升沿
t
SUCLK
10
ns
2
CLK的（ CDAT ， CCLK ， MDAT和MCLK ）
DAT上升沿后保持时间
t
HDCLK
10
ns
2
CLK的（ CDAT ， CCLK ， MDAT和MCLK ）
从下降沿建立时间
t
SUCL1
20
ns
2
CLAT来首次上升CCLK边缘
从去年瑞星建立时间
t
SUCL2
20
ns
2
CCLK的边缘CLAT的上升沿
延迟时间下降
t
DSDAT
15
ns
3
SCLK的边缘SDAT
从数据建立时间
t
技能提升计划
200
ns
3
准备第一个下降沿SCLK边缘
从陈建立时间
t
SUCHS
20
ns
到CS的下降沿
复位高电平脉冲宽度
t
PWR
100
ns
注意事项：
1.安华高科技建议使用无氯焊剂。
5
QQ：2880707522 复制
