HB56SW3272ESK-5/6
缓冲256MB EDO DRAM DIMM
32-Mword
×
72位, 4K刷新, 2银模块
( 36个16M的
×
4组件)
ADE - 203-872B ( Z)
1.0版
1998年6月23日
描述
该HB56SW3272ESK属于8个字节的DIMM (双列直插式内存模块)系列,并已
开发了4和8字节的处理器应用优化的主存储器解决方案。该
HB56SW3272ESK是32男
×
72动态内存模块,安装36个64兆DRAM
( HM5165405 )中的TCP包的密封和2个16位的BiCMOS线驱动密封在TSSOP
封装。该HB56SW3272ESK提供扩展数据输出( EDO )页面模式作为一种高速接入
模式。在HB56SW3272ESK的轮廓是168针插座式封装(双导出来) 。因此,该
HB56SW3272ESK进行高密度安装可能没有表面贴装技术。该
HB56SW3272ESK提供共用数据输入和输出。去耦电容的旁边安装
每个TCP上的模块板。
注意:不要推盖或删除模块,以便从机械缺陷,保护它
将电气缺陷。
特点
168针插座式封装(双引出来)
引线间距: 1.27毫米
3.3 V单电源( ± 0.3 V )
高速
访问时间:吨
RAC
= 50纳秒/ 60纳秒(最大)
访问时间:吨
CAC
= 18纳秒/ 20纳秒(最大)
低功耗
主动模式: 8.78 W / 7.49 W(最大)
待机模式( TTL ) : 295.2万千瓦(最大)
JEDEC标准大纲缓冲的8个字节的DIMM
缓冲输入除
RAS
和DQ
HB56SW3272ESK-5/6
存在检测引脚分配
(由控制
PDE
针)
PDE
= LOW
引脚名称
PD1
PD2
PD3
PD4
PD5
PD6
PD7
PD8
PIN号
79
163
80
164
81
165
82
166
50纳秒
1
0
0
0
1
0
0
0
60ns
1
0
0
0
1
1
1
0
PDE
=高
所有
高-Z
高-Z
高-Z
高-Z
高-Z
高-Z
高-Z
高-Z
注: 1:高电平(驱动器输出) 。 0 :低电平(驱动器输出)
5
HB56SW3272ESK-5/6
缓冲256MB EDO DRAM DIMM
32-Mword
×
72位, 4K刷新, 2银模块
( 36个16M的
×
4组件)
ADE - 203-872B ( Z)
1.0版
1998年6月23日
描述
该HB56SW3272ESK属于8个字节的DIMM (双列直插式内存模块)系列,并已
开发了4和8字节的处理器应用优化的主存储器解决方案。该
HB56SW3272ESK是32男
×
72动态内存模块,安装36个64兆DRAM
( HM5165405 )中的TCP包的密封和2个16位的BiCMOS线驱动密封在TSSOP
封装。该HB56SW3272ESK提供扩展数据输出( EDO )页面模式作为一种高速接入
模式。在HB56SW3272ESK的轮廓是168针插座式封装(双导出来) 。因此,该
HB56SW3272ESK进行高密度安装可能没有表面贴装技术。该
HB56SW3272ESK提供共用数据输入和输出。去耦电容的旁边安装
每个TCP上的模块板。
注意:不要推盖或删除模块,以便从机械缺陷,保护它
将电气缺陷。
特点
168针插座式封装(双引出来)
引线间距: 1.27毫米
3.3 V单电源( ± 0.3 V )
高速
访问时间:吨
RAC
= 50纳秒/ 60纳秒(最大)
访问时间:吨
CAC
= 18纳秒/ 20纳秒(最大)
低功耗
主动模式: 8.78 W / 7.49 W(最大)
待机模式( TTL ) : 295.2万千瓦(最大)
JEDEC标准大纲缓冲的8个字节的DIMM
缓冲输入除
RAS
和DQ
HB56SW3272ESK-5/6
存在检测引脚分配
(由控制
PDE
针)
PDE
= LOW
引脚名称
PD1
PD2
PD3
PD4
PD5
PD6
PD7
PD8
PIN号
79
163
80
164
81
165
82
166
50纳秒
1
0
0
0
1
0
0
0
60ns
1
0
0
0
1
1
1
0
PDE
=高
所有
高-Z
高-Z
高-Z
高-Z
高-Z
高-Z
高-Z
高-Z
注: 1:高电平(驱动器输出) 。 0 :低电平(驱动器输出)
5