数据表
注册512MB DDR SDRAM DIMM
HB54A5129F1-A75B/B75B/10B
（ 64M字
×
72位， 1银）
描述
该HB54A5129F1是64M
×
72
×
1银行双
数据速率（ DDR ） SDRAM模块，安装18件
的256Mbits DDR SDRAM （ HM5425401BTT ）密封
TSOP封装， 1片的锁相环时钟驱动器，2块的
注册驱动器和1个串行EEPROM （ 2K位
EEPROM ），用于检测（ PD ） 。读取和写入
操作都在CK的交叉点处执行
和/ CK 。这种高速数据传输来实现
由2位预取指令流水线架构。数据
选通（DQS ），既用于读操作，写操作可用于
高速，可靠的数据总线设计。通过设置
扩展模式寄存器中，芯片上的延迟锁定
回路（ DLL） ，可设置启用或禁用。的轮廓
该产品是184针插座式封装（双导
出） 。因此，它使高密度安装
可能没有表面贴装技术。它提供
常见的数据输入和输出。
脱钩
电容器被安装在每一个的TSOP旁
模块板。
特点
184针插座式封装（双引出来）
概要： 133.35毫米（长）
×
43.18 （高）
×
4.00毫米（厚度）
引线间距： 1.27毫米
2.5V电源（ VCC / VCCQ ）
所有的输入和输出SSTL - 2接口
时钟频率： 143MHz下/ 133MHz的/ 125MHz的（最大）
数据输入和输出都与DQS同步
4银行可以同时运行，
独立地（组成）
突发读/写操作
可编程的突发长度： 2，4， 8
突发读取停止功能
可编程的突发序列
顺序
交错
开始寻址能力
奇数和偶数
可编程/ CAS延迟（CL） ： 3,3.5
8192刷新周期： 7.8μs （ 8192 / 64毫秒）
刷新2变化
自动刷新
自刷新
一号文件E0090H40 （版本4.0 ）
发布日期2002年8月（K ）日本
网址： http://www.elpida.com
Elpida
内存方面，公司。 2001-2002
Hitachi ，
有限公司2000
尔必达内存公司是NEC公司与日立公司合资的DRAM公司
HB54A5129F1-A75B/B75B/10B
订购信息
产品型号
HB54A5129F1-A75B*
HB54A5129F1-B75B*
2
HB54A5129F1-10B*
1
时钟频率
兆赫（ MAX 。 ）
133
133
100
/ CE潜伏期
3.0
3.5
3.0
包
接触焊盘
184针双引出插座
金
TYPE
注：在/ 1 143MHz下运行CAS延迟= 3.5 。
在/ CAS延迟2 100MHz的操作= 3.0 。
在/ CAS延迟3 125MHz的操作= 3.5 。
销刀豆网络gurations
正面
1针
52针53针
92针
93针
背面
144针145针184针
PIN号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
引脚名称
VREF
DQ0
VSS
DQ1
DQS0
DQ2
VCC
DQ3
NC
/ RESET
VSS
DQ8
DQ9
DQS1
VCCQ
NC
NC
VSS
DQ10
DQ11
CKE0
VCCQ
DQ16
DQ17
DQS2
VSS
A9
DQ18
PIN号
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
引脚名称
DQS8
A0
CB2
VSS
CB3
BA1
DQ32
VCCQ
DQ33
DQS4
DQ34
VSS
BA0
DQ35
DQ40
VCCQ
/ WE
DQ41
/ CAS
VSS
DQS5
DQ42
DQ43
VCC
NC
DQ48
DQ49
VSS
PIN号
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
引脚名称
VSS
DQ4
DQ5
VCCQ
DM0/DQS9
DQ6
DQ7
VSS
NC
NC
NC
VCCQ
DQ12
DQ13
DM1/DQS10
VCC
DQ14
DQ15
NC
VCCQ
NC
DQ20
A12
VSS
DQ21
A11
DM2/DQS11
VCC
PIN号
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
引脚名称
VSS
DM8/DQS17
A10
CB6
VCCQ
CB7
VSS
DQ36
DQ37
VCC
DM4/DQS13
DQ38
DQ39
VSS
DQ44
/ RAS
DQ45
VCCQ
/S0
NC
DM5/DQS14
VSS
DQ46
DQ47
NC
VCCQ
DQ52
DQ53
数据表E0090H40 （版本4.0 ）
2
HB54A5129F1-A75B/B75B/10B
PIN号
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
引脚名称
A7
VCCQ
DQ19
A5
DQ24
VSS
DQ25
DQS3
A4
VCC
DQ26
DQ27
A2
VSS
A1
CB0
CB1
VCC
PIN号
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
引脚名称
NC
NC
VCCQ
DQS6
DQ50
DQ51
VSS
VCCID
DQ56
DQ57
VCC
DQS7
DQ58
DQ59
VSS
NC
SDA
SCL
PIN号
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
引脚名称
DQ22
A8
DQ23
VSS
A6
DQ28
DQ29
VCCQ
DM3/DQS12
A3
DQ30
VSS
DQ31
CB4
CB5
VCCQ
CK0
/CK0
PIN号
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
引脚名称
NC
VCC
DM6/DQS15
DQ54
DQ55
VCCQ
NC
DQ60
DQ61
VSS
DM7/DQS16
DQ62
DQ63
VCCQ
SA0
SA1
SA2
VCCSPD
数据表E0090H40 （版本4.0 ）
3
HB54A5129F1-A75B/B75B/10B
引脚说明
引脚名称
A0到A12
BA0 ， BA1
DQ0到DQ63
CB0到CB7
/ RAS
/ CAS
/ WE
/S0
CKE0
CK0
/CK0
DQS0到DQS8
DM0到DM8 / DQS9到DQS17
SCL
SDA
SA0到SA2
VCC
VCCQ
VCCSPD
VREF
VSS
VCCID
/ RESET
NC
功能
地址输入
行地址
列地址
A0到A12
A0到A9 ， A11
银行选择地址
数据输入/输出
校验位（数据输入/输出）
行地址选通命令
列地址选通命令
写使能
芯片选择
时钟使能
时钟输入
差分时钟输入
输入和输出数据选通
输入和输出数据选通
时钟输入串行PD
数据输入/输出的串行的PD
串行地址输入
电源内部电路
电源电路DQ
电源串行EEPROM
输入参考电压
地
VCC识别标志
复位引脚（部队寄存器输入低）
无连接
数据表E0090H40 （版本4.0 ）
4
HB54A5129F1-A75B/B75B/10B
PD系列矩阵*
第一个字节
0
1
2
3
4
5
6
7
8
9
1
函数来描述
通过模块使用的字节数
生产厂家
串行PD的总字节数
设备
内存类型
行地址数
列地址的数
DIMM银行数量
模块数据宽度
模块数据宽度的延续
Bit7
1
0
0
0
0
0
0
0
Bit6
0
0
0
0
0
0
1
0
0
1
1
0
1
0
0
0
0
0
0
0
0
0
0
0
0
1
1
0
1
0
0
0
1
位5位4
0
0
0
0
0
0
0
0
0
1
1
0
1
0
0
0
0
0
0
0
0
0
0
0
1
0
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
1
0
0
0
1
Bit3
0
1
0
1
1
0
1
0
0
0
0
0
0
0
0
0
0
0
0
1
0
1
0
0
0
0
0
0
0
0
0
0
0
Bit2
0
0
1
1
0
0
0
0
1
0
1
0
1
0
0
0
1
1
0
1
1
1
0
0
1
0
1
0
1
0
0
0
0
位1位0
0
0
1
0
1
0
0
0
0
0
0
0
0
0
1
1
0
0
0
1
0
0
0
1
1
0
0
0
0
0
0
0
0
0
0
1
1
1
1
0
0
0
0
1
0
1
0
0
0
0
0
1
0
0
0
1
0
0
0
1
0
1
0
0
0
0
十六进制值
80
08
07
0D
0B
01
48
00
04
70
75
80
75
80
02
82
04
04
01
0E
04
0C
01
02
26
C0
75
A0
75
80
00
00
50
评论
128
256字节
DDR SDRAM
13
11
1
72位
0 (+)
SSTL 2.5V
CL = 2.5 *
5
该组件0的电压电平接口
DDR SDRAM的周期时间， CL = X
-A75B
-B75B
-10B
0
0
1
0
1
0
1
0
0
0
0
0
0
0
0
0
1
0
1
10
从时钟SDRAM存取（ TAC）
-A75B/B75B
-10B
0.75ns*
5
0.8ns*
5
ECC
7.8 s
自刷新
×
4
×
4
1 CLK
2, 4, 8
4
2/2.5
0
1
注册
± 0.2V
CL = 2 *
5
11
12
13
14
15
16
17
18
19
20
21
22
23
DIMM配置类型
刷新率/类型
主SDRAM宽度
错误检查SDRAM的宽度
SDRAM器件的属性：
最小时钟延迟背到背
接入列
SDRAM器件的属性：
突发长度支持
SDRAM器件属性：数
SDRAM器件银行
SDRAM器件的属性：
/ CAS延时
SDRAM器件的属性：
/ CS延时
SDRAM器件的属性：
/ WE等待时间
SDRAM模块属性
SDRAM的设备属性：一般
最小时钟周期时间在
CLX - 0.5
-A75B
-B75B/10B
24
从最大数据存取时间（ TAC）
0
时钟在CLX - 0.5
-A75B/B75B
-10B
1
最小时钟周期时间在
0
CLX - 1
从最大数据存取时间（ TAC）
0
1 - 在CLX时钟
最小行预充电时间（TRP）
0
0.75ns*
5
0.8ns*
5
25
26
27
20ns
数据表E0090H40 （版本4.0 ）
5
QQ：2881677436 复制
