【4GB DDR3L SDRAM4GB DDR3L SDRAM无铅Free&Halogen免费】,IC型号H5TC4G63AFR-G7A,H5TC4G63AFR-G7A PDF资料,H5TC4G63AFR-G7A经销商,ic,电子元器件-51电子网

4GB DDR3L SDRAM

无铅Free&Halogen免费

（符合RoHS ）

H5TC4G43AFR-xxA

H5TC4G83AFR-xxA

H5TC4G63AFR-xxA

* SK海力士保留更改产品或规格，恕不另行通知。

版本1.0 / 2013年4月

修订历史

版本号

0.1

1.0

历史

初始版本

1.0版本发布

草案日期

2012年10月

2013年4月

备注

版本1.0 / 2013年4月

描述

该H5TC4G43AFR - XXA ， H5TC4G83AFR - XXA和H5TC4G63AFR - XXA是

4GB的低功耗

双倍数据速率

III （ DDR3L ）同步DRAM ，非常适合需要大主存储器的应用

存储密度，高带宽和低功耗运行在1.35V 。 DDR3L SDRAM提供了向后

有没有任何改变的1.5V DDR3基于环境的兼容性。（请参考SPD Infor公司

息的详细信息。）

的4Gb DDR3L SDRAM芯片提供参考的上升沿和下降沿完全同步操作

时钟。而所有地址和控制输入被锁止在CK的上升沿（下降沿的边沿

CK），数据，数据选通信号和写数据掩码输入的采样在它的上升沿和下降沿。

的数据通路内部流水线和8位预取，以达到非常高的带宽。

设备特点及订购信息

特点

VDD = VDDQ = 1.35V + 0.100 / - 0.067V

全差分时钟输入（ CK ， CK ）操作

差分数据选通（ DQS ， DQS ）

平均更新周期（的温度上限

C~ 95

- 7.8微秒的

C ~ 85

- 3.9

μs的85

C ~ 95

片上DLL对齐DQ ， DQS和DQS与CK过渡

JEDEC标准78ball FBGA （ X4 / X8 ）， 96ball FBGA （ X16

过渡

选择EMRS驱动力

DM口罩写入数据中的上升沿和下降沿

动态片上终端支持

数据选通的边缘

异步复位引脚支持

所有的地址和控制输入数据以外的数据

ZQ校准支持

选通信号和数据掩码锁存的上升沿

时钟

TDQS （终止数据选通）支持（ X8只）

可编程CAS延时5 ， 6 ， 7 ， 8 ， 9 ， 10 ， 11 ， 13

支持

可编程附加延迟是0，CL -1和CL -2

支持

可编程CAS写入延迟（ CWL ） = 5 ， 6 ， 7 ， 8 ， 9

可编程突发长度4/8既蚕食

顺序和交错模式

BL的飞行开关

8banks

写Levelization支持

8位预取

本产品符合RoHS指令。

版本1.0 / 2013年4月

订购信息

产品型号

H5TC4G43AFR-*xxA

H5TC4G83AFR-*xxA

H5TC4G63AFR-*xxA

CON组fi guration

1G ×4

512M ×8

256M ×16

包

78ball FBGA

96ball FBGA

* XX表示速度等级斌

工作频率

频率〔MHz〕

GRADE

CL5

-G7

-H9

-PB

-RD

667

CL6

800

CL7

1066

CL8

1066

1333

1600

1866

CL9

CL10

CL11

CL12

CL13

备注

版本1.0 / 2013年4月

包装Ballout /机械尺寸

X4包装球出（顶视图）： 78ball FBGA封装

VSS

VDDQ

VSSQ

VREFDQ

ODT

VSS

VDD

VSS

VDD

VSS

VDD

VSSQ

DQ2

VDDQ

VSS

VDD

BA0

RESET

DQ0

的DQ

RAS

CAS

BA2

A13

DQ1

VDD

A10/AP

A15

A12/BC

A11

A14

VSS

VSSQ

DQ3

VSS

VDD

VREFCA

BA1

VDD

VDDQ

VSSQ

VDDQ

CKE

VSS

VDD

VSS

VDD

VSS

注意： NF（无功能） - 这适用于只在x4的配置中使用的球。

1 2 3

7 8 9

（顶视图：看穿包球）

填充球

球未填充

版本1.0 / 2013年4月