【的256Mbit移动DDR SDRAM的基础上大4M x 4Bank x16的I / O对特定网络阳】,IC型号H5MS2562JFR-J3M,H5MS2562JFR-J3M PDF资料,H5MS2562JFR-J3M经销商,ic,电子元器件-51电子网

的256Mbit移动DDR SDRAM的基础上大4M x 4Bank x16的I / O

对特定网络阳离子

256MB （ 16Mx16bit ）移动DDR SDRAM

存储单元阵列

- 组织为4,194,304 X16 4banks

这份文件是一个普通的产品说明，如有变更，恕不另行通知。海力士不承担任何责任

使用电路的说明。没有专利许可。

修订版1.2 /月。 2009年

的256Mbit移动DDR SDRAM的基础上大4M x 4Bank x16的I / O

文档标题

的256Mbit （ 4Bank X 4M X 16位），移动DDR SDRAM

修订历史

版本号

0.1

0.2

1.0

1.1

1.2

- 初稿

- IDD规格更新

- 最终版本

- 插入DDR370 DC / AC特性

- 省略包信息在一个错字

历史

草案日期

2008年5月

2008年11月

2009年4月

七月。 2009年

备注

初步

这份文件是一个普通的产品说明，如有变更，恕不另行通知。海力士不承担任何责任

使用电路的说明。没有专利许可。

修订版1.2 /月。 2009年

移动DDR SDRAM的256Mbit （ 16M X 16位）

H5MS2562JFR系列

功能摘要

- 双数据速率的架构：每两个数据传输

时钟周期

移动DDR SDRAM接口

CAS延迟

- 复用的地址（行地址和列AD-

礼服）

电源电压

- 1.8V器件： VDD和VDDQ = 1.7V至1.95V

存储单元阵列

- 的256Mbit （ X16设备） = 4M X 4Bank ×16的I / O

数据选通

- X16设备： LDQS和UDQS

可察觉的数据，以在所述捕获数据被用于

接收器

- 参考DQS的两个边缘数据和数据屏蔽

低功耗特性

- PASR （部分阵列自刷新）

- DS （驱动力）

所以请联系海力士办公室的DPD功能

输入时钟

- 自动TCSR （温度补偿自刷新）

- DPD （深度节能）： DPD是一个可选功能，

- 差分时钟输入（ CK ， CK ）

数据屏蔽

- LDM和UDM ：用于写入数据输入屏蔽信号

- DM口罩写入数据中的上升和

数据选通信号的下降沿

修订版1.2 /月。 2009年

●

- 双向，数据选通（DQS ）被发送和重新

●

- x16总线宽度

●

移动DDR SDRAM

MODE RERISTER设置，扩展模式寄存器

●

TER SET和状态寄存器读

- 保持在JEDEC标准规定

（低功耗DDR SDRAM ）

- 可编程CAS延时2或3的支持

突发长度

- 可编程的突发长度为2 /4/8既sequen-

TiAl合金与交错模式

自动预充电

- 选项为每个突发访问

自动刷新和自刷新模式

时钟停止模式

- 时钟停止模式是移动DDR支持的功能

SDRAM 。

- 保持在JEDEC标准规定

初始化移动DDR SDRAM

- 发生在器件上电时器件或中断

动力

包

- H5MS2562JFR ： 60球FBGA封装，无铅&无卤

本产品符合指令

有关RoHS指令的。

移动DDR SDRAM的256Mbit （ 16M X 16位）

H5MS2562JFR系列

描述

海力士H5MS2562JFR系列268435456位CMOS低功耗双数据速率同步DRAM （手机

DDR SDRAM ），非常适合其使用的电池，如PDA， 2.5G和3G手机的移动应用程序

带网络连接和多媒体功能，迷你笔记本电脑，手持式个人电脑。它是组织为4,194,304 4banks

x16.

该HYNIX H5MS2562JFR系列采用了双数据速率的体系结构来实现高速操作。双

数据速率的体系结构本质上是一个2

预取结构以用于传输每个时钟2的数据的接口

周期在I / O引脚。

海力士H5MS2562JFR系列提供了参考的上升沿和下降沿完全同步操作

时钟。虽然所有的地址和控制输入锁存在CK的上升沿（移动DDR SDRAM工作

从差分时钟

： CK的路口去HIGH和CK变低被称为CK的上升沿

数据，数据选通和数据掩码输入的采样在它的上升沿和下降沿（

输入数据被登记在

DQS的边缘两者，并且输出数据是参照DQS的两个边缘，以及与CK的两边缘

）。数据

路径内部流水线和2位预取，实现高带宽。所有的输入电压电平是兼容的

与LVCMOS 。

读取和写入访问的低功耗DDR SDRAM （移动DDR SDRAM ）被爆导向;存取开始在

选定位置，并继续为在编程的顺序位置的设定的号码。访问开始

一个活跃的命令，然后接着读或写命令的登记。地址位稳压

istered暗合了ACTIVE命令用于选择要访问的行和列。地址位

注册读重合或写命令用于选择银行和起始列位置

对于突发的访问。

低功耗DDR SDRAM （移动DDR SDRAM）提供了2个，4个或8个可编程的某些地区读或写突发

系统蒸发散。一种自动预充电功能可被使能，以提供一个自定时行预充电，在结尾处启动的

的突发访问。

与标准的SDRAM ，低功耗DDR SDRAM的流水线和多组结构（移动DDR SDRAM ）

允许的并发操作，从而通过隐藏行预充电并且激活提供高有效带宽

次。

低功耗DDR SDRAM （移动DDR SDRAM ），还提供了特殊的可编程自刷新该选项

有部分阵列自刷新（全，半，四分之一和1/8和1/16阵列）和温度补偿自刷新。

一阵读或写周期的进展可以被中断，取而代之的是一个新的突发读取或写入命令

任何周期（此流水线设计并不仅限于由2N的规则）。只读连发与自动预充电进度disa-

放血可以通过一阵终止终止命令。突发终止命令是不确定的，不应该

用于读取启用Autoprecharge和写突发。

修订版1.2 /月。 2009年

移动DDR SDRAM的256Mbit （ 16M X 16位）

H5MS2562JFR系列

海力士H5MS2562JFR系列具有自动TCSR （温度补偿自特殊低功耗功能

刷新），以降低自刷新电流消耗。由于内部温度传感器实现的，它使

根据温度，无需外部EMRS命令自动调节刷新率。

深度掉电模式是一个额外的操作模式为低功耗DDR SDRAM （移动DDR SDRAM ）。此模式

可以通过断电来在低功耗DDR SDRAM存储器阵列最大功率达到降低

（移动DDR SDRAM ）。通过使用此功能，该系统可切断几乎所有的DRAM功率而不会增加成本

电源开关和放弃母板上电源线布置灵活。

所有的输入都是LVCMOS兼容。设备将有一个V

和V

DDQ

1.8V的电源（标称值）。

海力士H5MS2562JFR系列提供以下包：

60Ball FBGA [采用8mm x 10mm时， T = 1.0毫米

最大

]

256MB移动DDR SDRAM订购信息

产品型号

H5MS2562JFR-E3M

H5MS2562JFR-J3M

H5MS2562JFR-K3M

H5MS2562JFR-L3M

时钟频率

200MHz的（ CL3 ） / 83MHz的（ CL2 ）

166MHz的（ CL3 ） / 83MHz的（ CL2 ）

133MHz的（ CL3 ） / 83MHz的（ CL2 ）

100MHz的（ CL3 ） / 66MHz的（ CL2 ）

4banks X 4Mb的

x 16

手机温度

铅&卤素

免费

(-30

~ 85

组织

化

接口

操作

温度

包

LVCMOS

修订版1.2 /月。 2009年