【CY7C1366A/GVT71256C36CY7C1367A/GVT71512C18256K ×36】,IC型号GVT71256C36B-4.4,GVT71256C36B-4.4 PDF资料,GVT71256C36B-4.4经销商,ic,电子元器件-51电子网

CY7C1366A/GVT71256C36

CY7C1367A/GVT71512C18

256K ×36 / 512K ×18的SRAM流水线

特点

快速访问时间： 2.5纳秒， 3.0纳秒和3.5纳秒

快时钟速度： 225 ， 200 ，166，和150兆赫

快速OE访问时间： 2.5纳秒， 3.0纳秒和3.5纳秒

最佳性能（双循环芯片取消选择，深度

扩展无等待状态）

3.3V -5 ％到+ 10 ％电源

3.3V或2.5V的I / O供电

除了I / O的5V容限输入

钳位二极管V

SS

在所有的输入和输出

常见的数据输入和数据输出

字节写使能和全局写控制

多芯片使深度扩展：

3芯片能够为TA （ GVTI ） / A （ CY ）封装版本

两个芯片使为B（ GVTI ） / BG （ CY ）和T （ GV-

TI ） / AJ （ CY ）封装版本

地址管道能力

地址，数据和控制寄存器

内部自定时写周期

突发控制引脚（交错或线性突发SE-

组成的序列）

针对便携式应用自动断电

对于B和T包版本JTAG边界扫描

低调的119凸点， 14毫米×22毫米PBGA （球栅

阵列）和100引脚TQFP封装

和一个2位计数器，用于内部突发操作。所有同步的

知性输入由通过一个位置控制寄存器控

略去沿触发时钟输入（CLK）。同步IN-

看跌期权，包括所有地址，所有的数据输入，地址流水线

芯片使能（ CE ），深度扩展芯片启用（ CE

2

和

CE

2

），突发控制输入（ ADSC ， ADSP和ADV ），恩写

冷杉（ BWA ， BWB ， BWC ， BWD和BWE ）和全局写

（GW）。然而，在CE

2

芯片使能输入端仅适用于

在TA （ GVTI ） / A （ CY ）封装版本。

异步输入包括输出使能（ OE ）和

突发模式控制（ MODE ）。的数据输出（Q ），使

通过OE ，也都是异步的。

地址和芯片使注册的AD-任

着装状态处理器（ ADSP ）或地址状态控制器

（ ADSC ）输入引脚。随后一阵地址可以跨

应受所产生的突发提前引脚（ ADV）的控制。

地址，数据输入，并写入控制记录片

启动自定时写周期。写周期可以是一个

到4个字节宽，由写控制输入控制。

单个字节写入允许写入单个字节。 BWA

控制DQA 。 BWB控制DQB 。 BWC控制DQC 。 BWD

控制DQD 。 BWA ， BWB ， BWC和BWD只能是积极的

与BWE为低。 GW是低会导致所有的字节是

写的。在X18的版本只有18个数据输入/输出（ DQA

和DQB ）连同BWA和BWB （无BWC ， BWD ， DQC ，并

DQD ）。

为B （ GVTI ） / BG （CY ）和T（ GVTI ） / AJ （CY）包ver-

sions ，四个引脚用于实现JTAG测试功能：

测试模式选择（ TMS ），测试数据输入（ TDI ），测试时钟（ TCK ）

和测试数据输出（ TDO ）。 JTAG电路用于串行

移位数据和从设备。 JTAG投入使用

LVTTL / LVCMOS电平，以在该测试模式转向数据

操作。电讯局长包版本不提供JTAG

能力。

该

CY7C1366A/GVT71256C36

和

CY7C1367A/

GVT71512C18从+ 3.3V电源供电。所有输入

和输出的LVTTL兼容。

功能说明

赛普拉斯同步突发SRAM家庭使用

高速，低功耗的CMOS设计采用了先进的三

PLE层多晶硅，双层金属技术。每

存储器单元包括四个晶体管和两个高值

电阻器。

该

CY7C1366A/GVT71256C36

和

CY7C1367A/

GVT71512C18 SRAM的集成262,144x36和524,288x18

SRAM单元有先进同步外围电路

选购指南

7C1366A-225/

71256C36-4.4

7C1367A-225/

71512C18-4.4

最大访问时间（纳秒）

最大工作电流（mA ）

最大的CMOS待机电流（mA ）

2.5

570

10

7C1366A-200/

71256C36-5

7C1367A-200/

71512C18-5

3.0

510

10

7C1366A-166/

71256C36-6

7C1367A-166/

71512C18-6

3.5

425

10

7C1366A-150/

71256C36-6.7

7C1367A-150/

71512C18-6.7

3.5

380

10

赛普拉斯半导体公司

3901北一街

圣荷西

CA 95134

408-943-2600

2000年5月18日

CY7C1366A/GVT71256C36

CY7C1367A/GVT71512C18

功能框图- 256K ×36

[1]

字节中写

BWA ＃

BWE ＃

CLK

D

Q

BYTE B写

BWB ＃

D

Q

GW ＃

BYTE C写的

BWC ＃

D

Q

BYTE d写

BWD ＃

D

Q

BYTE d写

BYTE B写

字节中写

DQA ， DQB

DQC ， DQD

BYTE C写的

输出缓冲器

CE＃

CE2

CE2#

启用

[2]

D

Q

D

Q

OE ＃

ZZ

掉电逻辑

输入

注册

16

ADSP ＃

A

地址

注册

256K ×9× 4

SRAM阵列

ADSC ＃

产量

注册

CLR

ADV ＃

A1-A0

模式

二进制

计数器

＆放大器;逻辑

D

Q

功能框图- 512K ×18

[1]

BYTE B

写

BWB ＃

BWE ＃

D

Q

一个字节

写

BWA ＃

GW ＃

D

Q

字节中写

BYTE B写

输出缓冲器

CE＃

CE2

[2]

CE2#

ZZ

OE ＃

ADSP ＃

掉电逻辑

启用

D

Q

D

Q

输入

注册

17

A

地址

注册

512K ×9× 2

SRAM阵列

ADSC ＃

CLR

ADV ＃

A1-A0

模式

二进制

计数器

＆放大器;逻辑

产量

注册

D

Q

DQA ，D

Qb

注意事项：

1.功能框图给出了简化设备操作。见真值表，引脚说明和时序图的详细信息。

2. CE

2

仅适用于TA的版本。

2

CY7C1366A/GVT71256C36

CY7C1367A/GVT71512C18

销刀豆网络gurations

100引脚TQFP

顶视图

A

CE

2

BWD

BWC

BWB

BWA

A

V

CC

V

SS

CLK

GW

BWE

OE

ADSC

ADSP

ADV

A

CE

2

NC

BWB

BWA

A

V

CC

V

SS

CLK

GW

BWE

OE

ADSC

ADSP

ADV

A

DQB

V

CCQ

V

SS

DQB

V

SS

V

CCQ

DQB

V

SS

NC

V

CC

ZZ

DQA

V

CCQ

V

SS

DQA

V

SS

V

CCQ

DQA

NC

V

CCQ

V

SS

NC

DQB

V

SS

V

CCQ

DQB

NC

V

CC

NC

V

SS

DQB

V

CCQ

V

SS

DQB

NC

V

SS

V

CCQ

NC

100

99

98

97

96

95

94

93

92

91

90

89

88

87

86

85

84

83

82

81

DQC

V

CCQ

V

SS

DQC

V

SS

V

CCQ

DQC

NC

V

CC

NC

V

SS

DQD

V

CCQ

V

SS

DQD

V

SS

V

CCQ

DQD

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

100

99

98

97

96

95

94

93

92

91

90

89

88

87

86

85

84

83

82

81

80

79

78

77

76

75

74

73

72

71

70

69

68

67

66

65

64

63

62

61

60

59

58

57

56

55

54

53

52

51

CY7C1366A/GVT71256C36

（ 256K ×36 ）

牛逼包版本

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

CY7C1367A/GVT71512C18

（ 512K ×18 ）

牛逼包版本

80

79

78

77

76

75

74

73

72

71

70

69

68

67

66

65

64

63

62

61

60

59

58

57

56

55

54

53

52

51

A

NC

V

CCQ

V

SS

NC

DPA

DQA

V

SS

V

CCQ

DQA

V

SS

NC

V

CC

ZZ

DQA

V

CCQ

V

SS

DQA

NC

V

SS

V

DDQ

NC

31

32

33

34

35

36

37

38

39

40

41

42

43

44

45

46

47

48

49

50

模式

A

A1

A0

TMS

TDI

V

SS

V

CC

TDO

TCK

A

CE

2

BWD

BWC

BWB

BWA

CE

2

V

CC

V

SS

CLK

GW

BWE

OE

ADSC

ADSP

ADV

A

100

99

98

97

96

95

94

93

92

91

90

89

88

87

86

85

84

83

82

81

DQC

V

CCQ

V

SS

DQC

V

SS

V

CCQ

DQC

NC

V

CC

NC

V

SS

DQD

V

CCQ

V

SS

DQD

V

SS

V

CCQ

DQD

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

CY7C1366A/GVT71256C36

（ 256K ×36 ）

TA包版本

80

79

78

77

76

75

74

73

72

71

70

69

68

67

66

65

64

63

62

61

60

59

58

57

56

55

54

53

52

51

DQB

V

CCQ

V

SS

DQB

V

SS

V

CCQ

DQB

V

SS

NC

V

CC

ZZ

DQA

V

CCQ

V

SS

DQA

V

SS

V

CCQ

DQA

NC

V

CCQ

V

SS

NC

DQB

V

SS

V

CCQ

DQB

NC

V

CC

NC

V

SS

DQB

V

CCQ

V

SS

DQB

NC

V

SS

V

CCQ

NC

100

99

98

97

96

95

94

93

92

91

90

89

88

87

86

85

84

83

82

81

A

CE

2

NC

BWB

BWA

CE

2

V

CC

V

SS

CLK

GW

BWE

OE

ADSC

ADSP

ADV

A

模式

A

A1

A0

TMS

TDI

V

SS

V

CC

TDO

TCK

A

31

32

33

34

35

36

37

38

39

40

41

42

43

44

45

46

47

48

49

50

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

CY7C1367A/GVT71512C18

（ 512K ×18 ）

TA包版本

80

79

78

77

76

75

74

73

72

71

70

69

68

67

66

65

64

63

62

61

60

59

58

57

56

55

54

53

52

51

A

NC

V

CCQ

V

SS

NC

DPA

DQA

V

SS

V

CCQ

DQA

V

SS

NC

V

CC

ZZ

DQA

V

CCQ

V

SS

DQA

NC

V

SS

V

CCQ

NC

31

32

33

34

35

36

37

38

39

40

41

42

43

44

45

46

47

48

49

50

模式

A

A1

A0

NC

V

SS

V

CC

NC

A

3

模式

A

A1

A0

NC

V

SS

V

CC

NC

A

31

32

33

34

35

36

37

38

39

40

41

42

43

44

45

46

47

48

49

50

CY7C1366A/GVT71256C36

CY7C1367A/GVT71512C18

销刀豆网络gurations

（续）

119球BGA

顶视图

256Kx36

1

A

B

C

D

E

F

G

H

J

K

L

M

N

P

R

T

U

V

CCQ

NC

DQC

V

CCQ

DQC

V

CCQ

DQD

V

CCQ

DQD

2

A

CE

2

A

DQC

V

CC

DQD

A

NC

3

A

V

SS

V

SS

V

SS

BWC

V

SS

NC

V

SS

BWD

V

SS

V

SS

V

SS

模式

A

4

ADSP

ADSC

V

CC

NC

CE

OE

ADV

GW

V

CC

CLK

NC

BWE

A1

A0

V

CC

A

TCK

5

A

V

SS

V

SS

V

SS

BWB

V

SS

NC

V

SS

BWA

V

SS

V

SS

V

SS

NC

A

6

A

DQB

V

CC

DQA

A

NC

7

V

CCQ

NC

DQB

V

CCQ

DQB

V

CCQ

DQA

V

CCQ

DQA

NC

ZZ

V

CCQ

1&

NC

V

CCQ

706

7',

7'2

1&

512Kx18

1

A

B

C

D

E

F

G

H

J

K

L

M

N

P

R

T

U

V

CCQ

NC

DQB

NC

V

CCQ

NC

DQB

V

CCQ

NC

DQB

V

CCQ

DQB

NC

2

A

CE

2

A

NC

DQB

NC

DQB

NC

V

CC

DQB

NC

DQB

NC

DQB

A

3

A

V

SS

V

SS

V

SS

BWB

V

SS

NC

V

SS

V

SS

V

SS

V

SS

V

SS

模式

A

4

ADSP

ADSC

V

CC

NC

CE

OE

ADV

GW

V

CC

CLK

NC

BWE

A1

A0

V

CC

NC

TCK

5

A

V

SS

V

SS

V

SS

V

SS

V

SS

NC

V

SS

BWA

V

SS

V

SS

V

SS

NC

A

6

A

CE2

A

DQA

NC

DQA

NC

DQA

V

CC

NC

DQA

NC

DQA

NC

A

7

V

CCQ

NC

DQA

V

CCQ

DQA

NC

V

CCQ

DQA

NC

V

CCQ

NC

DQA

NC

ZZ

V

CCQ

1&

NC

V

CCQ

706

7',

7'2

1&

4

CY7C1366A/GVT71256C36

CY7C1367A/GVT71512C18

256K X 36引脚说明

X36引脚PBGA

4P

4N

图2A ，3A， 5A，6A ，3B

图5B ，6B ，2C， 3C ，5C，

如图6C所示， 2R ，6R， 3T，4T，

5T

X36引脚QFP

37

36

35, 34, 33, 32,

100, 99, 82, 81,

44, 45, 46, 47,

48, 49, 50

92 （T版）

43 （ TA版）

93

94

95

96

87

名字

A0

A1

A

TYPE

输入 -

同步

描述

地址：这些输入注册的，必须符合集

建立和保持周围CLK的上升沿时间。爆

计数器产生与A0和相关的内部地址

A1 ，在突发周期和等待周期。

5L

5G

3G

3L

4M

BWA

BWB

BWC

BWD

BWE

输入 -

同步

写字节：写字节写为低表示写周期和高

对于一个读周期。 BWA控制DQA 。 BWB控制DQB 。 BWC

控制DQC 。 BWD控制DQD 。数据I / O为高阻抗

ANCE如果这些投入低，条件由BWE

为低。

写使能：此低电平输入门字节写操作

tions和必须满足各地兴起的建立和保持时间

CLK的边缘。

全局写：此低电平输入允许一个完整的36位写

出现独立的BWE和BWN线和绝

满足各地CLK的上升沿的建立和保持时间。

时钟：这个信号寄存器的地址，数据，芯片启用，

写控制和突发控制输入的上升沿。所有

同步输入必须满足建立和保持时间左右

在时钟的上升沿。

芯片使能：此低电平输入用于使DE-

副和ADSP门

.

芯片使能：此高电平输入是用来使DE-

副。

芯片使能：此低电平输入用于使DE-

副。不适用于B和T包版本。

输出使能：此低电平有效的异步输入使能

的数据输出驱动器。

处理进展：该低电平输入，用于控制所述

内部突发计数器。在这个引脚上产生等待周期

（无地址提前）。

地址状态处理器：此低电平输入，以及

CE为低，导致新的外部地址为寄存器

羊羔和一个读周期是使用新地址发起的。

地址状态控制器：此低电平输入DE-原因

副被取消或与新的外部AD-选择

着装要注册。一个读或写周期开始

根据写入控制输入。

模式：输入选择的突发序列。的低电平

引脚选择线性突发。数控或HIGH这个引脚选择

交错突发。

输入 -

同步

输入 -

同步

输入 -

同步

4H

88

GW

4K

89

CLK

4E

2B

- （不适用于

PBGA ）

4F

4G

98

97

92 （对TA

版本）

86

83

CE

2

CE

2

OE

ADV

输入 -

同步

输入 -

同步

输入 -

同步

输入

输入 -

同步

输入 -

同步

输入 -

同步

4A

84

ADSP

4B

85

ADSC

3R

31

模式

输入 -

STATIC

7T

64

ZZ

输入 -

打盹：此高电平输入将器件置于低功耗

异步消耗待机模式。对于正常操作，该输入

必须是低或NC （无连接）。

5

CY7C1366A/GVT71256C36

CY7C1367A/GVT71512C18

256K ×36 / 512K ×18的SRAM流水线

特点

快速存取时间： 2.5纳秒， 3.0纳秒和3.5纳秒

快速的时钟速度： 225兆赫， 200兆赫， 166兆赫和

150兆赫

快速OE访问时间： 2.5纳秒， 3.0纳秒和3.5纳秒

最佳性能（双循环芯片取消选择，深度

扩展无等待状态）

3.3V -5 ％到+ 10 ％电源

3.3V或2.5V的I / O供电

除了I / O的5V容限输入

钳位二极管V

SS

在所有的输入和输出

常见的数据输入和数据输出

字节写使能和全局写控制

多芯片使深度扩展：

3芯片能够为TA （ GVTI ） / A （ CY ）封装版本

两个芯片使为B（ GVTI ） / BG （ CY ）和

T（ GVTI ） / AJ （ CY ）封装版本

地址管道能力

地址，数据和控制寄存器

内部自定时写周期

突发控制引脚（交错或线性爆裂

序）

用于便携式应用的自动断电

对于B和T包版本JTAG边界扫描

薄型119焊球， 14毫米×22毫米PBGA （球栅

阵列）和100引脚TQFP封装

和一个2位计数器，用于内部突发操作。所有同步的

知性输入通过由一个控制寄存器控

正边沿触发的时钟输入（CLK）。同步

输入包括所有地址，所有的数据输入，地址的流水线

荷兰国际集团芯片使能（ CE ），深度扩展芯片启用（ CE

2

和CE

2

），突发控制输入（ ADSC ， ADSP和ADV ），写

启用（ BWA ， BWB ， BWC ， BWD和BWE ）和全局写

（GW）。然而，在CE

2

芯片使能输入端仅适用于

在TA （ GVTI ） / A （ CY ）封装版本。

异步输入包括输出使能（ OE ）和

突发模式控制（ MODE ）。的数据输出（Q ），使

通过OE ，也都是异步的。

地址和芯片使注册的AD-任

着装状态处理器（ ADSP ）或地址状态控制器

（ ADSC ）输入引脚。随后一阵地址可以跨

应受所产生的突发提前引脚（ ADV）的控制。

地址，数据输入，并写入控制记录片

启动自定时写周期。写周期可以是一个

到4个字节宽，由写控制输入作为控制。

单个字节写入允许写入单个字节。

BWA控制DQA 。 BWB控制DQB 。 BWC控制DQC 。

BWD控制DQD 。 BWA ， BWB ， BWC和BWD可以活动

只有BWE为低。 GW是低造成的所有字节

被写入。在X18的版本只有18个数据输入/输出

（ DQA和DQB ）随着宽带无线接入和翼身融合（无BWC ， BWD ，

DQC和DQD ）。

为B （ GVTI ） / BG （CY ）和T（ GVTI ） / AJ （CY）包ver-

sions ，四个引脚用于实现JTAG测试功能：

测试模式选择（ TMS ），测试数据输入（ TDI ），测试时钟（ TCK ）

和测试数据输出（ TDO ）。 JTAG电路用于串行

移位数据和从设备。 JTAG投入使用

LVTTL / LVCMOS电平，以在该测试模式转向数据

操作。电讯局长包版本不提供JTAG

能力。

该

CY7C1366A/GVT71256C36

和

CY7C1367A/

GVT71512C18从+ 3.3V电源供电。所有输入

和输出的LVTTL兼容。

功能说明

赛普拉斯同步突发SRAM家庭使用

高速，低功耗的CMOS设计采用了先进的

三层多晶硅，双层金属技术。每

存储器单元包括四个晶体管和两个高值

电阻器。

该

CY7C1366A/GVT71256C36

和

CY7C1367A/

GVT71512C18集成的SRAM 262,144 ×36和524,288 X

18 SRAM单元有先进同步外围电路

选购指南

7C1366A-225/

71256C36-4.4

7C1367A-225/

71512C18-4.4

最大访问时间（纳秒）

最大工作电流（mA ）

最大的CMOS待机电流（mA ）

2.5

570

10

7C1366A-200/

71256C36-5

7C1367A-200/

71512C18-5

3.0

510

10

7C1366A-166/

71256C36-6

7C1367A-166/

71512C18-6

3.5

425

10

7C1366A-150/

71256C36-6.7

7C1367A-150/

71512C18-6.7

3.5

380

10

赛普拉斯半导体公司

3901北一街

圣荷西

CA 95134

408-943-2600

2001年6月12日

CY7C1366A/GVT71256C36

CY7C1367A/GVT71512C18

功能框图- 256K ×36

[1]

字节中写

BWA ＃

BWE ＃

CLK

D

Q

BYTE B写

BWB ＃

D

Q

GW ＃

BYTE C写的

BWC ＃

D

Q

BYTE d写

BWD ＃

D

Q

BYTE d写

BYTE B写

字节中写

DQA ， DQB

DQC ， DQD

BYTE C写的

输出缓冲器

CE＃

CE2

CE2#

启用

[2]

D

Q

D

Q

OE ＃

ZZ

掉电逻辑

输入

注册

16

ADSP ＃

A

地址

注册

256K ×9× 4

SRAM阵列

ADSC ＃

产量

注册

CLR

ADV ＃

A1-A0

模式

二进制

计数器

＆放大器;逻辑

D

Q

功能框图- 512K ×18

[1]

BYTE B

写

BWB ＃

BWE ＃

D

Q

一个字节

写

BWA ＃

GW ＃

D

Q

字节中写

BYTE B写

输出缓冲器

CE＃

CE2

[2]

CE2#

ZZ

OE ＃

ADSP ＃

掉电逻辑

启用

D

Q

D

Q

输入

注册

17

A

地址

注册

512K ×9× 2

SRAM阵列

ADSC ＃

CLR

ADV ＃

A1-A0

模式

二进制

计数器

＆放大器;逻辑

产量

注册

D

Q

DQA ，D

Qb

注意事项：

1.功能框图给出了简化设备操作。见真值表，引脚说明和时序图的详细信息。

2. CE

2

仅适用于TA的版本。

2

CY7C1366A/GVT71256C36

CY7C1367A/GVT71512C18

销刀豆网络gurations

100引脚TQFP

顶视图

A

CE

2

BWD

BWC

BWB

BWA

A

V

CC

V

SS

CLK

GW

BWE

OE

ADSC

ADSP

ADV

A

CE

2

NC

BWB

BWA

A

V

CC

V

SS

CLK

GW

BWE

OE

ADSC

ADSP

ADV

A

DQB

V

CCQ

V

SS

DQB

V

SS

V

CCQ

DQB

V

SS

NC

V

CC

ZZ

DQA

V

CCQ

V

SS

DQA

V

SS

V

CCQ

DQA

NC

V

CCQ

V

SS

NC

DQB

V

SS

V

CCQ

DQB

NC

V

CC

NC

V

SS

DQB

V

CCQ

V

SS

DQB

NC

V

SS

V

CCQ

NC

100

99

98

97

96

95

94

93

92

91

90

89

88

87

86

85

84

83

82

81

DQC

V

CCQ

V

SS

DQC

V

SS

V

CCQ

DQC

NC

V

CC

NC

V

SS

DQD

V

CCQ

V

SS

DQD

V

SS

V

CCQ

DQD

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

100

99

98

97

96

95

94

93

92

91

90

89

88

87

86

85

84

83

82

81

80

79

78

77

76

75

74

73

72

71

70

69

68

67

66

65

64

63

62

61

60

59

58

57

56

55

54

53

52

51

CY7C1366A/GVT71256C36

（ 256K ×36 ）

牛逼包版本

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

CY7C1367A/GVT71512C18

（ 512K ×18 ）

牛逼包版本

80

79

78

77

76

75

74

73

72

71

70

69

68

67

66

65

64

63

62

61

60

59

58

57

56

55

54

53

52

51

A

NC

V

CCQ

V

SS

NC

DPA

DQA

V

SS

V

CCQ

DQA

V

SS

NC

V

CC

ZZ

DQA

V

CCQ

V

SS

DQA

NC

V

SS

V

DDQ

NC

31

32

33

34

35

36

37

38

39

40

41

42

43

44

45

46

47

48

49

50

模式

A

A1

A0

TMS

TDI

V

SS

V

CC

TDO

TCK

A

CE

2

BWD

BWC

BWB

BWA

CE

2

V

CC

V

SS

CLK

GW

BWE

OE

ADSC

ADSP

ADV

A

100

99

98

97

96

95

94

93

92

91

90

89

88

87

86

85

84

83

82

81

DQC

V

CCQ

V

SS

DQC

V

SS

V

CCQ

DQC

NC

V

CC

NC

V

SS

DQD

V

CCQ

V

SS

DQD

V

SS

V

CCQ

DQD

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

CY7C1366A/GVT71256C36

（ 256K ×36 ）

TA包版本

80

79

78

77

76

75

74

73

72

71

70

69

68

67

66

65

64

63

62

61

60

59

58

57

56

55

54

53

52

51

DQB

V

CCQ

V

SS

DQB

V

SS

V

CCQ

DQB

V

SS

NC

V

CC

ZZ

DQA

V

CCQ

V

SS

DQA

V

SS

V

CCQ

DQA

NC

V

CCQ

V

SS

NC

DQB

V

SS

V

CCQ

DQB

NC

V

CC

NC

V

SS

DQB

V

CCQ

V

SS

DQB

NC

V

SS

V

CCQ

NC

100

99

98

97

96

95

94

93

92

91

90

89

88

87

86

85

84

83

82

81

A

CE

2

NC

BWB

BWA

CE

2

V

CC

V

SS

CLK

GW

BWE

OE

ADSC

ADSP

ADV

A

模式

A

A1

A0

TMS

TDI

V

SS

V

CC

TDO

TCK

A

31

32

33

34

35

36

37

38

39

40

41

42

43

44

45

46

47

48

49

50

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

CY7C1367A/GVT71512C18

（ 512K ×18 ）

TA包版本

80

79

78

77

76

75

74

73

72

71

70

69

68

67

66

65

64

63

62

61

60

59

58

57

56

55

54

53

52

51

A

NC

V

CCQ

V

SS

NC

DPA

DQA

V

SS

V

CCQ

DQA

V

SS

NC

V

CC

ZZ

DQA

V

CCQ

V

SS

DQA

NC

V

SS

V

CCQ

NC

31

32

33

34

35

36

37

38

39

40

41

42

43

44

45

46

47

48

49

50

模式

A

A1

A0

NC

V

SS

V

CC

NC

A

3

模式

A

A1

A0

NC

V

SS

V

CC

NC

A

31

32

33

34

35

36

37

38

39

40

41

42

43

44

45

46

47

48

49

50

CY7C1366A/GVT71256C36

CY7C1367A/GVT71512C18

销刀豆网络gurations

（续）

119球BGA

顶视图

256Kx36

1

A

B

C

D

E

F

G

H

J

K

L

M

N

P

R

T

U

V

CCQ

NC

DQC

V

CCQ

DQC

V

CCQ

DQD

V

CCQ

DQD

NC

V

CCQ

2

A

CE

2

A

DQC

V

CC

DQD

A

NC

TMS

3

A

V

SS

V

SS

V

SS

BWC

V

SS

NC

V

SS

BWD

V

SS

V

SS

V

SS

模式

A

TDI

4

ADSP

ADSC

V

CC

NC

CE

OE

ADV

GW

V

CC

CLK

NC

BWE

A1

A0

V

CC

A

TCK

5

A

V

SS

V

SS

V

SS

BWB

V

SS

NC

V

SS

BWA

V

SS

V

SS

V

SS

NC

A

TDO

6

A

DQB

V

CC

DQA

A

NC

7

V

CCQ

NC

DQB

V

CCQ

DQB

V

CCQ

DQA

V

CCQ

DQA

NC

ZZ

V

CCQ

512Kx18

1

A

B

C

D

E

F

G

H

J

K

L

M

N

P

R

T

U

V

CCQ

NC

DQB

NC

V

CCQ

NC

DQB

V

CCQ

NC

DQB

V

CCQ

DQB

NC

V

CCQ

2

A

CE

2

A

NC

DQB

NC

DQB

NC

V

CC

DQB

NC

DQB

NC

DQB

A

TMS

3

A

V

SS

V

SS

V

SS

BWB

V

SS

NC

V

SS

V

SS

V

SS

V

SS

V

SS

模式

A

TDI

4

ADSP

ADSC

V

CC

NC

CE

OE

ADV

GW

V

CC

CLK

NC

BWE

A1

A0

V

CC

NC

TCK

5

A

V

SS

V

SS

V

SS

V

SS

V

SS

NC

V

SS

BWA

V

SS

V

SS

V

SS

NC

A

TDO

6

A

CE2

A

DQA

NC

DQA

NC

DQA

V

CC

NC

DQA

NC

DQA

NC

A

NC

7

V

CCQ

NC

DQA

V

CCQ

DQA

NC

V

CCQ

DQA

NC

V

CCQ

NC

DQA

NC

ZZ

V

CCQ

4

CY7C1366A/GVT71256C36

CY7C1367A/GVT71512C18

256K X 36引脚说明

X36引脚PBGA

4P

4N

图2A ，3A， 5A，6A ，3B

图5B ，6B ，2C， 3C ，5C，

如图6C所示， 2R ，6R， 3T，4T，

5T

X36引脚QFP

37

36

35, 34, 33, 32,

100, 99, 82, 81,

44, 45, 46, 47,

48, 49, 50

92 （T版）

43 （ TA版）

93

94

95

96

87

名字

A0

A1

A

TYPE

输入 -

同步

描述

地址：这些输入注册的，必须符合集

建立和保持周围CLK的上升沿时间。爆

计数器产生与A0和相关的内部地址

A1 ，在突发周期和等待周期。

5L

5G

3G

3L

4M

BWA

BWB

BWC

BWD

BWE

输入 -

同步

写字节：写字节写为低表示写周期和高

对于一个读周期。 BWA控制DQA 。 BWB控制DQB 。 BWC

控制DQC 。 BWD控制DQD 。数据I / O为高阻抗

ANCE如果这些投入低，条件由BWE

为低。

写使能：此低电平输入门字节写操作

tions和必须满足设置和保持周围的倍

上升CLK的边缘。

全局写：此低电平输入允许一个完整的36位写

出现独立的BWE和BWN线和绝

满足建立和保持周围CLK的上升缘时间。

时钟：这个信号寄存器的地址，数据，芯片启用，

写控制和突发控制输入的上升沿。所有

同步输入必须满足建立和保持时间左右

在时钟的上升沿。

芯片使能：此低电平输入用于使DE-

副和ADSP门

.

芯片使能：此高电平输入是用来使DE-

副。

芯片使能：此低电平输入用于使DE-

副。不适用于B和T包版本。

输出使能：此低电平有效的异步输入使能

的数据输出驱动器。

处理进展：该低电平输入，用于控制所述

内部突发计数器。在这个引脚上产生等待周期

（无地址提前）。

地址状态处理器：此低电平输入，以及

CE为低，导致新的外部地址为寄存器

羊羔和一个读周期是使用新地址发起的。

地址状态控制器：此低电平输入DE-原因

副被取消或与新的外部AD-选择

着装要注册。一个读或写周期开始DE-

待定后的写入控制输入。

模式：输入选择的突发序列。的低电平

引脚选择线性突发。数控或HIGH这个引脚选择

交错突发。

输入 -

同步

输入 -

同步

输入 -

同步

4H

88

GW

4K

89

CLK

4E

2B

（不适用于

PBGA ）

4F

4G

98

97

92 （对TA

版本）

86

83

CE

2

CE

2

OE

ADV

输入 -

同步

输入 -

同步

输入 -

同步

输入

输入 -

同步

输入 -

同步

输入 -

同步

4A

84

ADSP

4B

85

ADSC

3R

31

模式

输入 -

STATIC

7T

64

ZZ

输入 -

打盹：此高电平输入将器件置于低功耗

异步消耗待机模式。对于正常操作，该输入

必须是低或NC （无连接）。

5