【GALVANTECH,GVT71128D32128K X 32同步突发SRAM同步BURST SRA】,IC型号GVT71128D32,GVT71128D32 PDF资料,GVT71128D32经销商,ic,电子元器件-51电子网

GALVANTECH

,

GVT71128D32

128K X 32同步突发SRAM

同步

BURST SRAM

PIPELINED输出

特点

快速访问时间： 4.8 ， 5，6，和为7ns

快速的时钟速度： 100 ， 83和66MHz的

提供高性能3-1-1-1接入速率

快速OE＃访问时间： 5，6，和为7ns

最适合深度扩展（一个周期芯片取消选择

消除总线争用）

单+ 3.3V -5 ％到+ 10 ％电源

支持+ 2.5V的I / O

除了I / O的5V容限输入

钳位二极管，以VSSQ在所有输出

常见的数据输入和数据输出

字节写使能和全局写控制

三芯片使深度扩展和地址

管道

地址，控制，输入和输出流水线寄存器

内部自定时写周期

突发控制引脚（交错或线性突发序列）

针对便携式应用自动断电

高密度，高速包

低电容总线负载

在额定的访问时间30pF的高输出驱动能力

128K ×32的SRAM

+ 3.3V电源，流水线，单

CYCLE取消选择串计数器

概述

该Galvantech同步突发SRAM系列

采用高速，低功耗的CMOS设计使用

先进的三层多晶硅，双层金属

技术。每个存储单元包括四个晶体管和

两高价值的电阻。

该GVT71128D32 SRAM集成131,072x32

SRAM单元有先进同步外围电路

和一个2位计数器，用于内部突发操作。所有

同步输入端通过由一个控制寄存器控

正边沿触发的时钟输入（CLK）。同步

输入包括所有地址，所有的数据输入，地址流水线

芯片使能（ CE ＃），深度扩展芯片使能（ CE2 ＃和

CE2 ），突发控制输入（ ADSC ＃， ADSP ＃和＃ ADV ）

写使能（ BW 1 ＃，＃ BW2 ， BW3 ＃， BW4 ＃和＃ BWE ）和

全局写（GW ＃）。

异步输入包括输出使能（OE ＃）

和突发模式控制（ MODE ）。的数据输出（Q ），

通过OE ＃启用，也都是异步的。

地址和芯片使注册的任

地址状态处理器（ ADSP ＃）或地址状态控制器

（ ADSC ＃）输入引脚。随后的脉冲串地址可以

内部产生了一阵提前引脚控制

（ ADV ＃）。

地址，数据输入，并编写控件注册的导通

芯片启动自定时写周期。写周期可以

被一到四个字节宽，由写控制控制

输入。单个字节写入允许单个字节是

写的。 BW1 ＃控制DQ1 - DQ8 。 BW2 ＃控制DQ9-

DQ16 。 BW3 ＃控制DQ17 - DQ24 。 BW4 ＃控制DQ25-

DQ32 。＃ BW1 ， BW2 ＃ BW3 ＃和BW4 ＃只能是积极的

与BWE ＃为低。 GW ＃为低导致所有字节

被写入。该器件还集成了流水线启用

电路，便于深度扩展，而不惩罚系统

性能。

该GVT71128D32从+ 3.3V电源工作

供应量。所有的输入和输出为TTL兼容。该

器件非常适用于486 ，奔腾

TM

， 680x0上，并

PowerPC的

TM

系统和系统是从受益

宽的同步数据总线。

选项

定时

4.8ns访问/周期为10ns

5ns的访问/周期为10ns

6ns的访问/周期为12ns

7ns的访问/周期为15ns

套餐

100引脚TQFP

温度

产业

记号

-4

-5

-6

-7

T

无

I

(

0°C

to

70°C)

(

-40°C

to

85°C)

Galvantech ，公司3080 Oakmead村道，圣克拉拉，加利福尼亚州95051

电话：（ 408 ） 566-0688传真：（ 408 ） 566-0699网站www.galvantech.com

牧师11/9 9

Pentium是Intel Corporation的注册商标。

PowerPC是IBM公司的注册商标。

Galvantech ，公司保留修改权利

产品或特定网络阳离子，恕不另行通知。

GALVANTECH

,

功能框图

GVT71128D32

128K X 32同步突发SRAM

1字节写

BW1#

BWE ＃

CLK

D

Q

字节2写

BW2#

D

Q

GW ＃

字节3写

BW3#

D

Q

4字节写

BW4#

D

Q

4字节写

字节3写

输出缓冲器

字节2写

1字节写

DQ1-DQ32

CE＃

CE2

CE2#

OE ＃

ZZ

掉电逻辑

启用

D

Q

D

Q

ADSP ＃

A16-A2

ADSC ＃

CLR

ADV ＃

A1-A0

模式

二进制

计数器

＆放大器;逻辑

地址

注册

输入

注册

128K ×8× 4

SRAM阵列

产量

注册

D

Q

注意：

该功能框图给出了简化设备操作。见真值表，引脚说明及时间

图的详细信息。

1999年11月20日

2

Galvantech ，公司保留更改产品或规格，恕不另行通知。

牧师11/9 9

GALVANTECH

,

GVT71128D32

128K X 32同步突发SRAM

引脚配置（顶视图）

A6

A7

CE＃

CE2

BW4#

BW3#

BW2#

BW1#

CE2#

VCC

VSS

CLK

GW ＃

BWE ＃

OE ＃

ADSC ＃

ADSP ＃

ADV ＃

A8

A9

100 99

98

97

96

95

94

93

92

91

90

89

88

87

86

85

84

83

82

81

80

79

78

77

76

75

74

73

72

71

70

69

68

NC

DQ17

DQ18

VCCQ

VSSQ

DQ19

DQ20

DQ21

DQ22

VSSQ

VCCQ

DQ23

DQ24

NC

VCC

NC

VSS

DQ25

DQ26

VCCQ

VSSQ

DQ27

DQ28

DQ29

DQ30

VSSQ

VCCQ

DQ31

DQ32

NC

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

100引脚PQFP

or

100引脚TQFP

67

66

65

64

63

62

61

60

59

58

57

56

55

54

53

52

51

NC

DQ16

DQ15

VCCQ

VSSQ

DQ14

DQ13

DQ12

DQ11

VSSQ

VCCQ

DQ10

DQ9

VSS

NC

VCC

ZZ

DQ8

DQ7

VCCQ

VSSQ

DQ6

DQ5

DQ4

DQ3

VSSQ

VCCQ

DQ2

DQ1

NC

31

32

33

34

35

36

37

38

39

40

41

42

43

44

45

46

47

48

49

50

引脚说明

QFP引脚

37,

32,

44,

49,

36, 35, 34, 33,

100, 99, 82, 81,

45, 46, 47, 48,

50

93,94,95,96

符号

A0-A16

TYPE

输入 -

同步

BW1#,

BW2#,

BW3#,

BW4#

BWE ＃

GW ＃

输入 -

同步

87

88

输入 -

同步

输入 -

同步

89

CLK

输入 -

同步

98

92

CE＃

CE2#

输入 -

同步

输入 -

同步

1999年11月20日

牧师11/9 9

模式

A5

A4

A3

A2

A1

A0

NC

VSS

VCC

NC

A10

A11

A12

A13

A14

A15

A16

描述

地址：这些输入注册，必须满足建立和保持时间左右

CLK的上升沿。突发计数器产生与A0相关的内部地址

和A1 ，在突发周期和等待周期。

写字节：写字节写为低表示写周期和高表示读周期。 BW1 ＃

控制DQ1 - DQ8 。 BW2 ＃控制DQ9 - DQ16 。 BW3 ＃控制DQ17 - DQ24 。 BW4 ＃

控制DQ25 - DQ32 。数据I / O为高阻抗，如果其中任一输入为低电平，

由BWE ＃调节为低。

写使能：此低电平输入门字节写操作，必须符合设置

和保持时间周围CLK的上升沿。

全局写：此低电平输入允许一个完整的32位写发生独立的

BWE ＃和BWN ＃线和必须满足建立和保持周围的上升沿时间

CLK 。

时钟：这个信号寄存器的地址，数据，芯片启用，写控制和突发

在其上升沿控制输入。所有同步输入必须满足建立和保持时间

全天候的上升沿。

芯片使能：此低电平输入用于使能设备和门ADSP ＃。

芯片使能：此低电平输入用于启动设备。

3

Galvantech ，公司保留更改产品或规格，恕不另行通知。

GALVANTECH

,

引脚说明（续）

QFP引脚

97

86

83

84

GVT71128D32

128K X 32同步突发SRAM

符号

CE2

OE ＃

ADV ＃

ADSP ＃

TYPE

输入 -

同步

描述

芯片使能：此高电平输入，用来使能的设备。

输出使能：此低电平有效的异步输入使能数据输出驱动器。

处理进展：该低电平输入，用于控制所述内部串计数器。

在这个引脚上产生等待周期（无地址提前）。

地址状态处理器：此低电平输入，以及CE ＃为低，

导致一个新的外部地址进行注册和一个读周期，使用启动

新地址。

地址状态控制器：此低电平输入导致被取消选择的设备或

随着新的外部地址选择要登记。读或写周期

根据写入控制输入启动。

模式：输入选择的突发序列。的低电平引脚选择LINEAR

连拍。数控或HIGH在这个引脚选择交错连拍。

打盹：此高电平输入使器件进入低功耗待机

模式。正常工作时，该输入必须是低或NC （无连接）。

数据输入/输出：第一个字节是DQ1 - DQ8 。第二个字节是DQ9 - DQ16 。第三个字节

是DQ17 - DQ24 。第四个字节为DQ25 - DQ32 。输入数据必须满足建立和保持

围绕CLK的上升沿时间。

电源： + 3.3V -5％ + 10 ％。销14不必直接连接到

VCCas只要它大于VIH 。

地面： GN

输出缓冲器电源： + 3.3V -5％ + 10 ％。对于2.5V的I / O ： 2.375V至VCC 。

输出缓冲地：GND

无连接：这些信号没有内部连接。

输入

输入 -

同步

输入 -

同步

85

ADSC ＃

输入 -

同步

31

64

52, 53, 56, 57, 58, 59,

62, 63, 68, 69, 72-75,

78, 79, 2, 3, 6-9, 12, 13,

18, 19, 22-25, 28, 29

15, 41, 65, 9 1

17, 40, 67, 9 0

4, 11, 20, 27, 54, 61, 70,

77

5, 10, 21, 26, 55, 60, 71,

76

1, 14, 16, 30, 38, 39, 42,

43, 50, 51, 66, 80

模式

ZZ

DQ1-DQ32

输入 -

STATIC

输入 -

Asynchro -常识

输入/

Outpu吨

VCC

VSS

VCCQ

VSSQ

NC

供应

地

I / O电源

I / O接地

-

突发地址表（ MODE = NC / VCC ）

科幻RST地址

（外部）

A...A00

A...A01

A...A10

A...A11

第二个地址

（内部）

A...A01

A...A00

A...A11

A...A10

第三个地址

（内部）

A...A10

A...A11

A...A00

A...A01

第四地址

（内部）

A...A11

A...A10

A...A01

A...A00

突发地址表（ MODE = GND）

科幻RST地址

（外部）

A...A00

A...A01

A...A10

A...A11

第二个地址

（内部）

A...A01

A...A10

A...A11

A...A00

第三个地址

（内部）

A...A10

A...A11

A...A00

A...A01

第四地址

（内部）

A...A11

A...A00

A...A01

A...A10

部分真理表进行读/ WRIT ê

功能

读

写一个字节

写的所有字节

GW ＃

H

L

BWE ＃

H

L

X

BW1#

X

H

L

X

BW2#

X

H

L

X

BW3#

X

H

L

X

BW4#

X

H

L

X

1999年11月20日

4

Galvantech ，公司保留更改产品或规格，恕不另行通知。

牧师11/9 9

GALVANTECH

,

真值表

手术

地址

二手

CE＃

GVT71128D32

128K X 32同步突发SRAM

CE2#

CE2

ADSP ADSC ＃＃

ADV ＃

写＃

OE ＃

CLK

DQ

取消循环，掉电

读周期，开始锉吨

写周期，开始突发

读周期，开始锉吨

读周期，继续突发

写周期，继续突发

读周期，暂停锉吨

写周期，暂停突发

无

外

当前

H

L

X

H

X

H

X

H

X

H

X

H

X

H

L

X

L

X

L

X

H

X

L

H

L

H

X

H

X

H

X

H

X

L

X

L

X

L

H

X

L

H

X

L

H

L

H

L

X

L

H

X

L

H

L

H

L

H

X

L

H

L

H

X

L-H

高-Z

Q

高-Z

D

Q

高-Z

Q

高-Z

Q

高-Z

D

Q

高-Z

Q

高-Z

D

注意：

1.

2.

3.

4.

5.

6.

7.

X表示“不关心”。 H表示逻辑高电平。 L表示逻辑低电平。写＃ = L手段[ BWE ＃ +

BW1 ＃ * ＃ BW2 * BW3 ＃ * ＃ BW4 ] * GW ＃等于低。写＃ = H指[ BWE ＃ + BW1 ＃ * ＃ BW2 * BW3 ＃ * ＃ BW4 ] * GW ＃等号

高。

BW1 ＃允许写入DQ1 - DQ8 。 BW2 ＃允许写入DQ9 - DQ16 。 BW3 ＃允许写入DQ17 - DQ24 。 BW4 ＃启用

写DQ25 - DQ32 。

除了OE ＃所有的输入必须满足建立和保持CLK周围的上升沿时间（由低至高）。

暂停爆裂产生等待周期。

对于以下的读出操作的写操作时， OE＃必须将输入数据所需的建立时间加上高阻长时间才高

对于OE ＃和整个输入数据的高持留时间。

该器件包含电路，以确保输出将在高阻电期间。

ADSP ＃ LOW随着芯片被选中始终启动一个读周期，在CLK的LH边缘。写周期可以

通过设置WRITE ＃ LOW为后续等待周期的CLK LH边进行。请参阅写时序图

澄清。

1999年11月20日

5

Galvantech ，公司保留更改产品或规格，恕不另行通知。

牧师11/9 9

GALVANTECH

,

GVT71128D32

128K X 32同步突发SRAM

同步

BURST SRAM

PIPELINED输出

特点

快速访问时间： 4.8 ， 5，6，和为7ns

快速的时钟速度： 100 ， 83和66MHz的

提供高性能3-1-1-1接入速率

快速OE＃访问时间： 5，6，和为7ns

最适合深度扩展（一个周期芯片取消选择

消除总线争用）

单+ 3.3V -5 ％到+ 10 ％电源

支持+ 2.5V的I / O

除了I / O的5V容限输入

钳位二极管，以VSSQ在所有输出

常见的数据输入和数据输出

字节写使能和全局写控制

三芯片使深度扩展和地址

管道

地址，控制，输入和输出流水线寄存器

内部自定时写周期

突发控制引脚（交错或线性突发序列）

针对便携式应用自动断电

高密度，高速包

低电容总线负载

在额定的访问时间30pF的高输出驱动能力

128K ×32的SRAM

+ 3.3V电源，流水线，单

CYCLE取消选择串计数器

概述

该Galvantech同步突发SRAM系列

采用高速，低功耗的CMOS设计使用

先进的三层多晶硅，双层金属

技术。每个存储单元包括四个晶体管和

两高价值的电阻。

该GVT71128D32 SRAM集成131,072x32

SRAM单元有先进同步外围电路

和一个2位计数器，用于内部突发操作。所有

同步输入端通过由一个控制寄存器控

正边沿触发的时钟输入（CLK）。同步

输入包括所有地址，所有的数据输入，地址流水线

芯片使能（ CE ＃），深度扩展芯片使能（ CE2 ＃和

CE2 ），突发控制输入（ ADSC ＃， ADSP ＃和＃ ADV ）

写使能（ BW 1 ＃，＃ BW2 ， BW3 ＃， BW4 ＃和＃ BWE ）和

全局写（GW ＃）。

异步输入包括输出使能（OE ＃）

和突发模式控制（ MODE ）。的数据输出（Q ），

通过OE ＃启用，也都是异步的。

地址和芯片使注册的任

地址状态处理器（ ADSP ＃）或地址状态控制器

（ ADSC ＃）输入引脚。随后的脉冲串地址可以

内部产生了一阵提前引脚控制

（ ADV ＃）。

地址，数据输入，并编写控件注册的导通

芯片启动自定时写周期。写周期可以

被一到四个字节宽，由写控制控制

输入。单个字节写入允许单个字节是

写的。 BW1 ＃控制DQ1 - DQ8 。 BW2 ＃控制DQ9-

DQ16 。 BW3 ＃控制DQ17 - DQ24 。 BW4 ＃控制DQ25-

DQ32 。＃ BW1 ， BW2 ＃ BW3 ＃和BW4 ＃只能是积极的

与BWE ＃为低。 GW ＃为低导致所有字节

被写入。该器件还集成了流水线启用

电路，便于深度扩展，而不惩罚系统

性能。

该GVT71128D32从+ 3.3V电源工作

供应量。所有的输入和输出为TTL兼容。该

器件非常适用于486 ，奔腾

TM

， 680x0上，并

PowerPC的

TM

系统和系统是从受益

宽的同步数据总线。

选项

定时

4.8ns访问/周期为10ns

5ns的访问/周期为10ns

6ns的访问/周期为12ns

7ns的访问/周期为15ns

套餐

100引脚TQFP

温度

产业

记号

-4

-5

-6

-7

T

无

I

(

0°C

to

70°C)

(

-40°C

to

85°C)

Galvantech ，公司3080 Oakmead村道，圣克拉拉，加利福尼亚州95051

电话：（ 408 ） 566-0688传真：（ 408 ） 566-0699网站www.galvantech.com

牧师11/9 9

Pentium是Intel Corporation的注册商标。

PowerPC是IBM公司的注册商标。

Galvantech ，公司保留修改权利

产品或特定网络阳离子，恕不另行通知。

GALVANTECH

,

功能框图

GVT71128D32

128K X 32同步突发SRAM

1字节写

BW1#

BWE ＃

CLK

D

Q

字节2写

BW2#

D

Q

GW ＃

字节3写

BW3#

D

Q

4字节写

BW4#

D

Q

4字节写

字节3写

输出缓冲器

字节2写

1字节写

DQ1-DQ32

CE＃

CE2

CE2#

OE ＃

ZZ

掉电逻辑

启用

D

Q

D

Q

ADSP ＃

A16-A2

ADSC ＃

CLR

ADV ＃

A1-A0

模式

二进制

计数器

＆放大器;逻辑

地址

注册

输入

注册

128K ×8× 4

SRAM阵列

产量

注册

D

Q

注意：

该功能框图给出了简化设备操作。见真值表，引脚说明及时间

图的详细信息。

1999年11月20日

2

Galvantech ，公司保留更改产品或规格，恕不另行通知。

牧师11/9 9

GALVANTECH

,

GVT71128D32

128K X 32同步突发SRAM

引脚配置（顶视图）

A6

A7

CE＃

CE2

BW4#

BW3#

BW2#

BW1#

CE2#

VCC

VSS

CLK

GW ＃

BWE ＃

OE ＃

ADSC ＃

ADSP ＃

ADV ＃

A8

A9

100 99

98

97

96

95

94

93

92

91

90

89

88

87

86

85

84

83

82

81

80

79

78

77

76

75

74

73

72

71

70

69

68

NC

DQ17

DQ18

VCCQ

VSSQ

DQ19

DQ20

DQ21

DQ22

VSSQ

VCCQ

DQ23

DQ24

NC

VCC

NC

VSS

DQ25

DQ26

VCCQ

VSSQ

DQ27

DQ28

DQ29

DQ30

VSSQ

VCCQ

DQ31

DQ32

NC

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

100引脚PQFP

or

100引脚TQFP

67

66

65

64

63

62

61

60

59

58

57

56

55

54

53

52

51

NC

DQ16

DQ15

VCCQ

VSSQ

DQ14

DQ13

DQ12

DQ11

VSSQ

VCCQ

DQ10

DQ9

VSS

NC

VCC

ZZ

DQ8

DQ7

VCCQ

VSSQ

DQ6

DQ5

DQ4

DQ3

VSSQ

VCCQ

DQ2

DQ1

NC

31

32

33

34

35

36

37

38

39

40

41

42

43

44

45

46

47

48

49

50

引脚说明

QFP引脚

37,

32,

44,

49,

36, 35, 34, 33,

100, 99, 82, 81,

45, 46, 47, 48,

50

93,94,95,96

符号

A0-A16

TYPE

输入 -

同步

BW1#,

BW2#,

BW3#,

BW4#

BWE ＃

GW ＃

输入 -

同步

87

88

输入 -

同步

输入 -

同步

89

CLK

输入 -

同步

98

92

CE＃

CE2#

输入 -

同步

输入 -

同步

1999年11月20日

牧师11/9 9

模式

A5

A4

A3

A2

A1

A0

NC

VSS

VCC

NC

A10

A11

A12

A13

A14

A15

A16

描述

地址：这些输入注册，必须满足建立和保持时间左右

CLK的上升沿。突发计数器产生与A0相关的内部地址

和A1 ，在突发周期和等待周期。

写字节：写字节写为低表示写周期和高表示读周期。 BW1 ＃

控制DQ1 - DQ8 。 BW2 ＃控制DQ9 - DQ16 。 BW3 ＃控制DQ17 - DQ24 。 BW4 ＃

控制DQ25 - DQ32 。数据I / O为高阻抗，如果其中任一输入为低电平，

由BWE ＃调节为低。

写使能：此低电平输入门字节写操作，必须符合设置

和保持时间周围CLK的上升沿。

全局写：此低电平输入允许一个完整的32位写发生独立的

BWE ＃和BWN ＃线和必须满足建立和保持周围的上升沿时间

CLK 。

时钟：这个信号寄存器的地址，数据，芯片启用，写控制和突发

在其上升沿控制输入。所有同步输入必须满足建立和保持时间

全天候的上升沿。

芯片使能：此低电平输入用于使能设备和门ADSP ＃。

芯片使能：此低电平输入用于启动设备。

3

Galvantech ，公司保留更改产品或规格，恕不另行通知。

GALVANTECH

,

引脚说明（续）

QFP引脚

97

86

83

84

GVT71128D32

128K X 32同步突发SRAM

符号

CE2

OE ＃

ADV ＃

ADSP ＃

TYPE

输入 -

同步

描述

芯片使能：此高电平输入，用来使能的设备。

输出使能：此低电平有效的异步输入使能数据输出驱动器。

处理进展：该低电平输入，用于控制所述内部串计数器。

在这个引脚上产生等待周期（无地址提前）。

地址状态处理器：此低电平输入，以及CE ＃为低，

导致一个新的外部地址进行注册和一个读周期，使用启动

新地址。

地址状态控制器：此低电平输入导致被取消选择的设备或

随着新的外部地址选择要登记。读或写周期

根据写入控制输入启动。

模式：输入选择的突发序列。的低电平引脚选择LINEAR

连拍。数控或HIGH在这个引脚选择交错连拍。

打盹：此高电平输入使器件进入低功耗待机

模式。正常工作时，该输入必须是低或NC （无连接）。

数据输入/输出：第一个字节是DQ1 - DQ8 。第二个字节是DQ9 - DQ16 。第三个字节

是DQ17 - DQ24 。第四个字节为DQ25 - DQ32 。输入数据必须满足建立和保持

围绕CLK的上升沿时间。

电源： + 3.3V -5％ + 10 ％。销14不必直接连接到

VCCas只要它大于VIH 。

地面： GN

输出缓冲器电源： + 3.3V -5％ + 10 ％。对于2.5V的I / O ： 2.375V至VCC 。

输出缓冲地：GND

无连接：这些信号没有内部连接。

输入

输入 -

同步

输入 -

同步

85

ADSC ＃

输入 -

同步

31

64

52, 53, 56, 57, 58, 59,

62, 63, 68, 69, 72-75,

78, 79, 2, 3, 6-9, 12, 13,

18, 19, 22-25, 28, 29

15, 41, 65, 9 1

17, 40, 67, 9 0

4, 11, 20, 27, 54, 61, 70,

77

5, 10, 21, 26, 55, 60, 71,

76

1, 14, 16, 30, 38, 39, 42,

43, 50, 51, 66, 80

模式

ZZ

DQ1-DQ32

输入 -

STATIC

输入 -

Asynchro -常识

输入/

Outpu吨

VCC

VSS

VCCQ

VSSQ

NC

供应

地

I / O电源

I / O接地

-

突发地址表（ MODE = NC / VCC ）

科幻RST地址

（外部）

A...A00

A...A01

A...A10

A...A11

第二个地址

（内部）

A...A01

A...A00

A...A11

A...A10

第三个地址

（内部）

A...A10

A...A11

A...A00

A...A01

第四地址

（内部）

A...A11

A...A10

A...A01

A...A00

突发地址表（ MODE = GND）

科幻RST地址

（外部）

A...A00

A...A01

A...A10

A...A11

第二个地址

（内部）

A...A01

A...A10

A...A11

A...A00

第三个地址

（内部）

A...A10

A...A11

A...A00

A...A01

第四地址

（内部）

A...A11

A...A00

A...A01

A...A10

部分真理表进行读/ WRIT ê

功能

读

写一个字节

写的所有字节

GW ＃

H

L

BWE ＃

H

L

X

BW1#

X

H

L

X

BW2#

X

H

L

X

BW3#

X

H

L

X

BW4#

X

H

L

X

1999年11月20日

4

Galvantech ，公司保留更改产品或规格，恕不另行通知。

牧师11/9 9

GALVANTECH

,

真值表

手术

地址

二手

CE＃

GVT71128D32

128K X 32同步突发SRAM

CE2#

CE2

ADSP ADSC ＃＃

ADV ＃

写＃

OE ＃

CLK

DQ

取消循环，掉电

读周期，开始锉吨

写周期，开始突发

读周期，开始锉吨

读周期，继续突发

写周期，继续突发

读周期，暂停锉吨

写周期，暂停突发

无

外

当前

H

L

X

H

X

H

X

H

X

H

X

H

X

H

L

X

L

X

L

X

H

X

L

H

L

H

X

H

X

H

X

H

X

L

X

L

X

L

H

X

L

H

X

L

H

L

H

L

X

L

H

X

L

H

L

H

L

H

X

L

H

L

H

X

L-H

高-Z

Q

高-Z

D

Q

高-Z

Q

高-Z

Q

高-Z

D

Q

高-Z

Q

高-Z

D

注意：

1.

2.

3.

4.

5.

6.

7.

X表示“不关心”。 H表示逻辑高电平。 L表示逻辑低电平。写＃ = L手段[ BWE ＃ +

BW1 ＃ * ＃ BW2 * BW3 ＃ * ＃ BW4 ] * GW ＃等于低。写＃ = H指[ BWE ＃ + BW1 ＃ * ＃ BW2 * BW3 ＃ * ＃ BW4 ] * GW ＃等号

高。

BW1 ＃允许写入DQ1 - DQ8 。 BW2 ＃允许写入DQ9 - DQ16 。 BW3 ＃允许写入DQ17 - DQ24 。 BW4 ＃启用

写DQ25 - DQ32 。

除了OE ＃所有的输入必须满足建立和保持CLK周围的上升沿时间（由低至高）。

暂停爆裂产生等待周期。

对于以下的读出操作的写操作时， OE＃必须将输入数据所需的建立时间加上高阻长时间才高

对于OE ＃和整个输入数据的高持留时间。

该器件包含电路，以确保输出将在高阻电期间。

ADSP ＃ LOW随着芯片被选中始终启动一个读周期，在CLK的LH边缘。写周期可以

通过设置WRITE ＃ LOW为后续等待周期的CLK LH边进行。请参阅写时序图

澄清。

1999年11月20日

5

Galvantech ，公司保留更改产品或规格，恕不另行通知。

牧师11/9 9