GTLP18T612 18位LVTTL / GTLP通用总线收发器
1999年5月
修订后的1999年9月
GTLP18T612
18位LVTTL / GTLP通用总线收发器
概述
该GTLP18T612是一个18位通用总线收发器
它提供LVTTL到GTLP信号电平转换。它
允许对数据的透明，锁定和时钟模式
传输。该装置提供了一个高速接口，用于
在LVTTL逻辑电平与底板操作卡
工作在GTLP逻辑电平。高速背板
操作是GTLP的降低输出摆幅的直接结果
（ < 1V ） ，降低了输入阈值电平，输出边缘速率
控制权。边沿速率控制减少总线建立时间。
GTLP是Gun-的仙童半导体公司的衍生物
宁晶体管逻辑（ GTL ） JEDEC标准JESD8-3 。
飞兆半导体的GTLP有内部边缘速率控制，是亲
塞斯，补偿电压和温度（PVT） 。其
功能类似于BTL或GTL但具有不同的输出
水平和接收器的阈值。 GTLP输出低电平
低于0.5V时，输出高电平是1.5V和接收器
阈值是1.0V 。
特点
s
GTLP和LVTTL逻辑之间的双向接口
水平
s
边缘速率控制，以最大限度地减少GTLP端口上的噪音
s
现场插入电/掉电高阻抗
s
外部V
REF
引脚接收门限
s
BiCMOS工艺以实现低功耗
s
上的端口Bushold数据输入不再需要
外部上拉电阻未使用的输入
s
LVTTL兼容的驱动程序和控制输入
s
流通结构优化PCB布局
s
在GTLP开漏，支持有线，或连接
s
A-端口的源/汇
24
毫安/ + 24毫安
s
B-端口吸收能力50毫安
s
D型触发器，锁存器和透明的数据路径
订购代码：
订单号
GTLP18T612MEA
GTLP18T612MTD
包装数
MS56A
MTD56
包装说明
56引脚紧缩小型封装（ SSOP ） ， JEDEC MO- 118 ， 0.300 “宽
56引脚超薄紧缩小型封装（ TSSOP ） ， JEDEC MO- 153 ， 6.1毫米宽
也可在磁带和卷轴装置。通过附加后缀字母“X”的订货代码指定。
1999仙童半导体公司
DS500169
www.fairchildsemi.com
GTLP18T612
引脚说明
引脚名称说明
OEAB
OEBA
CEAB
CEBA
LEAB
LEBA
V
REF
CLKAB
CLKBA
A1–A18
B1–B18
A到B输出使能
（低电平有效） （ LVTTL电平）
B对A输出使能
（低电平有效） （ LVTTL电平）
A到B时钟/ LE启用
（低电平有效） （ LVTTL电平）
B对A时钟/ LE启用
（低电平有效） （ LVTTL电平）
A到B锁存使能
（透明高） （ LVTTL电平）
B对A锁存使能
（透明高） （ LVTTL电平）
GTLP输入阈值
参考电压
A到B时钟（ LVTTL电平）
B对A时钟（ LVTTL电平）
A到B的数据输入或
B对A 3态输出
B对A数据输入或
A至B开漏输出
接线图
功能说明
该GTLP18T612是含有D-型触发器18位注册收发器，锁存器和操作的透明模式
供的数据路径。在由时钟控制每个方向的数据流使（ CEAB和CEBA ） ，锁存使能（ LEAB
和LEBA ） ，时钟（ CLKAB和CLKBA ）和输出使能（ OEAB和OEBA ） 。时钟使能（ CEAB和CEBA ）和
输出使能（ OEAB和OEBA ）控制的18位数据的A到B和B到-A方向分别。
对于A到B的数据流，当CEAB为低电平时，器件工作在CLKAB的触发器的低到高的跳变
和LEAB的锁存器路径高至低跳变。也就是说，如果CEAB为LOW和LEAB为LOW的数据是
不管锁定为CLKAB （高或低）的状态，如果LEAB是HIGH设备处于透明模式。当
OEAB为低电平的输出是活动的。当OEAB为高电平的输出是高阻态。 B对A的数据流
不同之处在于CEBA相似， OEBA ， LEBA和CLKBA被使用。
www.fairchildsemi.com
2
GTLP18T612
真值表
（注1 ）
输入
CEAB
X
L
L
X
X
L
L
OEAB
H
L
L
L
L
L
L
LEAB
X
L
L
H
H
L
L
CLKAB
X
H或L
H或L
X
X
↑
↑
A
X
X
X
L
H
L
H
Z
B
0
（注2 ）
B
0
（注3）
L
H
L
H
主频
存储
的数据
H
L
L
X
X
B
0
（注3）
禁止时钟
LATCHED
存储
的数据
透明
产量
B
模式
注1 ：
如图A到B的数据流。 B-到一个数据流相似，但采用OEBA ， LEBA ， CLKBA和CEBA 。
注2 ：
输出电平指示的稳态输入条件建立之前，只要CLKAB是前高LEAB去低。
注3 ：
建立了表示稳态输入条件之前，输出电平。
逻辑图
3
www.fairchildsemi.com
GTLP18T612
DC电气特性
符号
I
CC
(V
CC
/V
CCQ
)
I
CC
（注10 ）
C
i
一个端口，
控制引脚
控制引脚
一个端口
B端口
A或B口
V
CC
=
3.45V
I
O
=
0
V
I
=
V
CC
或GND
V
CC
=
3.45V,
（续）
典型值
（注7 ）
30
30
30
0
6
7.5
9.0
pF
测试条件
输出高电平
输出低电平
输出禁用
一个输入在2.7V
V
I
=
V
CC
或0
V
I
=
V
CC
或0
V
I
=
V
CC
或0
民
最大
40
40
45
2
单位
mA
mA
A或控制输入在V
CC
或GND
注7 ：
所有典型值是在V
CC
=
3.3V, V
CCQ
=
3.3V和T
A
=
25°C.
注8 ：
GTLP V
REF
和V
TT
被指定为从信号完整性和噪声容限2 ％的误差可显著降低，如果这些物资都是嘈杂。在
此外，V
TT
和R项可以调整超出推荐工作条件，以适应比其他50Ω阻抗背板，但必须
保持DC绝对最大额定值的范围内。类似V
REF
可以进行调整，以优化噪声容限。
注9 ：
对于显示为最小值或最大值的条件下，使用推荐的工作条件下，指定相应的值。
注10 ：
这是供应量的增加电流每路输入是在特定网络版TTL电平，而不是V
CC
或GND 。
AC操作要求
在推荐的电源电压范围和经营自由的空气温度，V
REF
=
1.0V （除非另有说明） 。
符号
f
时钟
t
宽度
t
SU
最大时钟频率
脉冲持续时间
建立时间
LEAB或LEBA高
CLKAB或CLKBA高或低
一个CLKAB ↑前
CLKBA ↑前B
一个LEAB前
LEBA前B
CLKAB ↑前CEAB
CLKBA ↑前CEBA
t
HOLD
保持时间
一个CLKAB ↑后
CLKBA ↑后B
A之后LEAB
B后LEBA
CEAB后CLKAB ↑
CEBA后CLKBA ↑
测试条件
民
0
3.0
3.0
1.1
3.0
1.1
2.7
1.2
1.4
0.0
0.0
0.8
0.0
1.0
1.9
ns
ns
最大
175
单位
兆赫
ns
5
www.fairchildsemi.com
QQ：2880707522 复制
