系统说明
该GS9005A接收器或GS9015A时钟恢复器随
GS9000B或GS9000S解码器形成一个串行到并行解码
系统为串行数字视频信号。使用GS9010A的
无需手动调整VCO和外部
温度补偿所有的数据传输速率。图1示出了
所述自动调谐子系统的简化方框图
和图2示出了相关的波形。
活性高载波检测接收器的输出/
时钟恢复指示串行数据的存在。如果承运人
DETECT输入到GS9010A (引脚14 )为高电平(参照图2 (A) )
和一个定时参考信号( TRS)的不被所检测到的
该GS9000B或GS9000S解码器,在GS9010A振荡器
生产asawtoothrampsignalat OUT引脚
( P I N 2 ) (S E E图2 [C] ) 。这个输出被连接到
接收器/时钟恢复器
VCO
通过一个电阻,其将这个引脚
电压斜坡,电流斜坡。压控振荡器的频率是
通过从R的不同而异汲取的电流变
VCO
这种针
即在GS9010A的销2的下部扫描电压使
较高的VCO频率。
作为频率扫描时,PLL将锁定到输入数据
流和GS9000B或GS9000S解码器将检测到TRS 。
在TRS检测功能通过的水平同步输出提供
GS9000B或GS9000S 。在这种情况下, HSYNC是一个数字信号
这时候TRS检测更改状态。该信号是
连接到GS9010A的HSYNC输入(引脚13)(见
图2 [B ])。该信号将在一个速率等于二分之一
水平扫描速率为复合视频和等于该
因为这两个EAV水平扫描速率分量视频和
SAV产生HSYNC状态变化。的存在下
检测TRS将关闭GS9010A振荡器和禁用
扫描。即使振荡器关闭时,自动细
由缓冲放大器中提供的调谐(AFT)函数
GS9010A保持在控制回路中,以居中
GS9005A或者GS9015A环路滤波器电压V
REF
(约
2.3V).
该GS9005A或GS9015A内对VCO具有双重模
分频器功能,优化了低抖动性能
数据速率。这个功能是通过在 / 2为逻辑高电平使能
引脚。的弹性模量控制输出(引脚6) (参见图2 。
[ D]。 )的GS9010A控制这个 / 2函数来设置VCO
频率到正常速度的两倍。在正常操作下的
VCO的GS9005A或者GS9015A内,工作在两倍
输出时钟频率,这意味着对于360 Mb / s的数据
压控振荡器工作在720兆赫(2× 360兆赫) 。对于177 MB /秒( PAL
- 为4fsc ) ,并启用了 / 2的功能,压控振荡器工作在708
兆赫( 2×2× 177兆赫) 。在部件的情况下,并
复合NTSC中,VCO工作在540兆赫(2× 270 MHz)的
和572兆赫( 2×2× 143 MHz)的分别。这意味着
在VCO调谐到相同的频率范围为4:2: 2和
各4sc信号。
的弹性模量控制本身是通过将来自
GS9010A振荡器由四个。它是可能的,以使PLL可锁定
在错误的状态( / 2关)为模数控制
部件的数据速率。
3
521 - 01 - 05
为了避免这种情况,另一个电路确保模量
控制设置HIGH ( / 2允许)复合数据
率和低( / 2关)的组件的数据传输速率。这是
通过频率检测器(频率来实现的
电压转换器, FVC) ,其测量的频率
HSYNC和将它与一参考。如果频率
HSYNC对应于复合视频,比较
输出为高,并且
÷
4 (模数控制)被置高。
相反,当HSYNC的频率对应于
分量视频,在模数控制置为低电平。
如果肺活量测量结果的任何变化模
控制时, PLL会立即失锁时, TRS不会
被检测和振荡器将开始扫VCO
频率。现在, PLL将重新获取锁模
控制前的正确状态
÷
4输出的变化
状态。
在嘈杂的环境或在接通电源时, TRS不稳定会造成
在GS9000B或GS9000S输出人为压低HSYNC
频率。这种情况经常输入数据后消退
稳定或在上电的情况下,一旦电源有
入驻。该GS9010A采用的技术,提供噪声
复合/分量检测器内的免疫力
(CCD) ,以防止错误的模量设置。这
技术在下面的段落说明。
延迟是必需的CCD内部的FVC计算
前
÷
4被置位/复位。在GS9010A ,触发
阈这种延迟是由 / 2和FVCAP控制
输出电压。因为此阈值被调制,在
传入的HSYNC频率必须与兼容
延迟之前电流 / 2的状态被触发。这道门槛
控制防止人为的低频率HSYNC
触发的中置位/复位
÷
4 ,从而防止了错误的
模数控制。
如果串行数字信号被中断,载波检测
(引脚14)变低,内部振荡器关闭。该
从环路滤波器的输入端(引脚5 )的20 kΩ的缓冲
集成电阻器被禁用,并且其输出变高
阻抗,既不下沉也不拉电流。在这种状态下,
从GS9010A输出电压将保持不变
的通常为2秒的时间周期。在接收器/ VCO的
时钟恢复器将继续调谐到正确的频率,使
该PLL将很快重新锁定无扫频时
串行数据回报。对于数据中断较长时间
OUT和IN之间的外部集成电容
销会慢慢放电, VCO将下调中
频率。 PLL的串行时钟的输出频率将
解决约170 MHz的时 / 2高, 85兆赫
/时2是低的。限价已设定的最大输出
电压,以防止接收器/ VCO时钟恢复器,允许关机
更快的这段时间内,一旦数据被重新应用。