GENLINX
GS9002
串行数字编码器
数据表
特点
与SMPTE- 259M串行数字完全兼容
标准
多达四个串行比特率400 Mb / s的支持
接受8位和10位TTL和CMOS
兼容并行数据输入
X + X + 1个扰码， NRZI转换器和同步
探测器可用于透明数据被禁用
传输
伪ECL的串行数据和时钟输出
单+5或-5伏电源
9
4
设备描述
该GS9002是设计的单片双极集成电路
序列化SMPTE 125M和SMPTE 244M位并行数字
信号以及其它8位或10位并行格式。该装置
进行同步检测，并行到串行的功能
9
4
转换，数据加扰（使用X + X 1算法） ，
10X并行时钟乘法和NRZ转换到
NRZI串行数据。它支持所有四种可选的串行数据
价格从100 Mb / s到360 Mb / s的。的数据速率被设置
由电阻和由一个板上2选自： 4的解码器
有两个TTL电平输入地址线。
713 mW的典型功耗（包括ECL
下拉负载） 。
44引脚PLCC封装
应用
4
SC
， 4 ：2：2和360 Mb / s的串行数字接口的
摄像机，录像机，信号发生器
订购信息
产品型号
GS9002 - CPM
同步检测
关闭
并行数据
中（10位）
D
E
S
N N
E G
M SI
M E
O D用
C
东西
T N
N 2 O
F
其他的功能，如同步检测器的输出，一个同步检测器
禁止输入端，和一个锁定检测输出，还提供。该
9
4
X + X + 1扰码和NRZ到NRZI转换器可以是
旁路，以允许并行的串行转换器的输出
被直接路由到输出驱动器。
该GS9002提供伪ECL输出为串行数据
和串行时钟，以及一个单端伪ECL输出
的再生的并行时钟。
在GS9002可以直接与电缆驱动器GS9007 ，
GS9008 GS9009和。该设备需要一个+5伏或
-5伏供电，典型功耗713毫瓦的功耗，同时
驾驶100
负载。 44引脚PLCC封装保证了
小尺寸的完整编码器功能。
套餐类型
44引脚PLCC
温度范围
0°至70℃
SCRAMBLER /
串行器
SELECT
26
6
3
同步检测
串行数据
2 ： 1 MUX
38
7-16
输入
LATCH
SYNC
检测
39
P / S
变流器
串行数据
SCRAMBLER
NRZ
NRZI
42
串行时钟
PLD
SCLK
43
串行时钟
LOCK
检测
20
锁定检测
PCLK IN
17
相
频率
检测
收费
泵
VCO
29
稳压CAP
环路滤波器
PCLK OUT
22
19
DIV 10
发电机
数据速率
开关
36
35
DRS0
DRS1
34
33
32
31
RVC00
RVC01
RVC02
RVC03
GS9002
专利No.5,357,220
功能框图
修订日期： 2001年3月
文件号520 - 27 - 08
GENNUM公司P.O. 489箱，站A，伯灵顿，安大略省，加拿大L7R 3Y3电话。 （ 905 ） 632-2996传真： （ 905 ） 632-5946
Gennum公司日本公司C- 101宫前村， 42年2月10日宫前，杉并区，东京168-0081 ，日本
电话： （ 03 ） 3334-7700
传真：（ 03 ） 3247-8839
GS9002 - 编码器的直流电气特性
V
CC
= 5V, V
EE
= 0V ，T
A
= 0 ° C至70 ° C除非另有显示
参数
电源电压
耗电量
符号
V
S
P
D
条件
工作范围
SDO / SDO连接到（V
CC
-2V)
通电阻100Ω ， PCK OUT
连接到V
EE
通过1kΩ的
同上与SCK / SCK
还连接到（Ⅴ
CC
-2V)
直通100Ω电阻。
民
4.75
-
-
典型值
5.0
690
710
最大
5.25
870
900
单位
V
mW
mW
笔记
电源电流
TTL输入高电平
TTL输入，低电平
逻辑输入电流
TTL输出高电平
TTL输出低电平
同步检测O / P
串行输出
（ SDO和放大器; SCK ）
GS9002 - 编码器AC电气特性
参数
符号
条件
V
CC
= 5V, V
EE
= 0V ，T
A
= 0℃至70℃ ，V
环路滤波器
= 2.6 V ，除非另有显示，
串行数据输出
（ SDO和SDO ）
串行时钟输出
（ SCK和SCK ）
串行数据时钟时序
锁定时间
并行时钟输出
（ PCK OUT ）
D
E
S
N N
E G
M SI
M E
O D用
C
东西
T N
N 2 O
F
同上与SCK / SCK
到（Ⅴ
CC
-2V ）V直通100Ω电阻。
I
S
SDO / SDO连接到（V
CC
-2V)
通电阻100Ω ， PCK OUT
连接到V
EE
通过1kΩ的
-
155
190
mA
-
170
-
205
-
mA
V
参见图15
V
IHmin
T
A
= 25°C
2.0
-
V
ILMAX
T
A
= 25°C
-
0.8
10
-
V
I
INMAX
-
2.5
-
A
V
V
OHmin
T
A
= 25°C
T
A
= 25°C
2.4
-
V
OLmax
-
0.5
V
I
OSYNC
-
-
4.0
mA
V
SINK &源
高
低
V
OH
V
OL
T
A
= 25 ° C，R
L
= 100Ω到V
CC
-2V
(
V
CC
-2V
)
-0.875
-1.8
-
-0.7
相到V
-
-1.5
V
CC
民
100
典型值
-
最大
单位
Mb / s的
笔记
比特率
BR
SDO
信号摆幅
V
SDO
t
R
, t
F
R
L
= 100Ω至
(
VCC - 2伏
)
T
A
= 25°C
400
700
-
850
500
1000
-
mV的P-P
ps
上升/下降时间
20% - 80%
抖动
t
J（下SDO ）
SCK
143 Mb / s的
270 Mb / s的
-
-
400
300
-
-
-
PS P-P
PS P-P
见注1
参照图16
频率
信号摆幅
V
SCK
t
D
R
L
= 100Ω至
(
VCC - 2伏
)
参见图9
100
-
400
-
兆赫
参照图12，第13
参照图14
800
1.4
1
mV的P-P
ns
-
-
数据滞后时钟
t
LOCK
C
LOOP FILT
= 0.1F
R
LOOP FILT
= 3.9k
R
L
= 1kΩ的到V
EE
-
1.2
40
-
ms
频率
PCKO
10
-
-
-
-
兆赫
PCKO
=
SCK
/10
信号摆幅
V
PCKO
t
R
, t
F
800
700
400
-
-
-
mV的P-P
上升/下降时间
抖动
并行数据&时钟输入
上升时间
格局
HOLD
-
-
-
-
-
ps
PS P-P
ps
ns
ns
20% - 80%
t
JPCKO
t
R
t
SU
t
HOLD
T
A
= 25°C
500
3
3
注1 ：使用PCK -IN作为1GHz的模拟示波器的触发源测量。
520 - 27 - 08
2
GS9002串行数字编码器 - 详细的设备说明
该GS9002编码器是用于双极集成电路
根据将并行数据转换成串行格式
SMPTE 259M标准。该设备同时编码8和
生产的串行数据10位TTL兼容的并行信号
速率高达400 MB /秒。它采用单5伏电源
并封装在一个44引脚PLCC 。
在装置内的功能块包括输入锁存器，
同步检测器，并行到串行转换器，加扰器， NRZ到
NRZI转换器， ECL输出缓冲器的数据和时钟，锁相环
10X并行时钟乘法和锁定检测。
并行数据（ PD0 - PD9 ）和并行时钟（ PCK- IN）是
经过17分别通过引脚7应用。
同步检测器
VCO中心频率选择
在宽的VCO牵引范围允许PLL补偿
变化的装置的处理，温度变化和
改变电源电压，无需外部调整。
单个外部电阻来设置VCO电流为
每四个中心频率为选定的由两比特的代码
通过2 ：4的解码器。
电流设定电阻器被连接到RVCO0
通过RVCO3输入（ 34 ， 33 ， 32和31 ） 。该解码器
输入DRS0和DRS1 （ 36 ， 35 ）为TTL兼容的输入
并且根据下面的事实中选择四个电阻
表。
同步检测器查找保留字000-003和
3FC - 3FF ，在10位十六进制或00和FF中的8位十六进制，用于
在TRS -ID同步字。当任一全零的发生
或者那些在输入PD2 - PD9被检测到时，低两位PD0
和PD1被迫零或一的分别。这使得
该系统具有8或10位数据兼容。对于非 -
SMPTE标准的并行数据，逻辑输入，同步关闭（ 6 ）
可禁用此功能。
SCRAMBLER
所述扰码器是一个用于一个线性反馈移位寄存器
根据伪随机化输入的串行数据
固定多项式（X
9
+X
4
+1 ） 。这最大限度地减少了DC分量
在输出的串行数据流。在NRZ到NRZI转换器
使用另一个多项式（X + 1）转换成一个长的序列
一系列转变，最大限度地减少极性效应的。
锁相环
该PLL进行并行时钟乘法和提供
对于串行的定时信号。它是由
相位/频率检测器，电荷泵，压控振荡器和一
除以十计。
相位/频率检测器允许更宽的捕获范围
和更快的锁定时间比可以与实现
独自鉴相器。频率的歧视
也消除了谐波锁定。与这种类型鉴别器，
该PLL可以过阻尼良好的稳定性，而不
牺牲锁定时间。
电荷泵提供一个'充电信息包“的环路滤波器
它正比于所述系统的相位误差。国内
电压夹具用于约束的环路滤波器电压
在大约1.8和3.4伏。
压控振荡器，由一个电流控制多谐振荡器构成，
功能操作在超过400 Mb / s的和宽的范围内拉
（中心频率的≈± 40％）。
D
E
S
N N
E G
M SI
M E
O D用
C
东西
T N
N 2 O
F
DRS1
0
0
1
1
DRS0
0
1
0
1
电阻的选择
RVCO0 （34）
RVCO1 （33）
RVCO2 （32）
RVCO3 （31）
A 2 ： 1多路复用器（ MUX ）选择无论是从直接数据
P / S转换器（串行）或从加扰的NRZI数据。
这个MUX受扰频器/串行器选择控制
（ SSS ）输入引脚26.当此输入为低电平时， MUX选择
扰码器输出。 （这是用于SMPTE模式
259M的数据）。当此输入为高的MUX直接路线
序列化的数据到输出缓冲器，没有加扰或
NRZ到NRZI转换。
该锁定检测电路禁用串行数据输出，当
环路未被锁定通过关闭2： 1复用器。锁定检测
输出可从销20和为高电平时，环路是
锁定。
真正的和补充的串行数据， SDO和SDO是
可从引脚38和39 ，而在真实和补充
串行时钟SCK和SCK可从引脚43和42
分别。如果串行时钟不使用管脚43和42可以
连接到V
CC
.
再生的并行时钟（PCK OUT）为可在针
19.这个输出是一个单端伪ECL输出要求
一个下拉电阻。如果未使用的再生并行时钟
销19可以被连接到V
CC
.
520 - 27 - 08
4
GS9002引脚说明
PIN号
1
2
3
符号
V
EE
V
CC3
SYNC DET 。
O
TYPE
描述
电源：多数负电源的连接。
电源：为PLL和扰码器最积极的电源连接。
TTL检测全零或浑身的输入PD2 - PD9发生输出电平
和豆类低三个PCK -IN持续时间。用于检测SMPTE 259M的保留字
（ 000-003和3FC - 3FF ）的TRS同步字。并行数据位PD0和PD1设置或低
高时PD2 - PD9是低或高分别。
电源：多数负电源的连接。
电源：输入数据锁存器和串行大多数电源正极连接。
4
5
6
7-16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
V
EE
V
CC1
32
D
E
S
N N
E G
M SI
M E
O D用
C
东西
T N
N 2 O
F
SYNC DET 。
关闭
PD0-PD9
PCK -IN
I
TTL电平输入，禁用内部同步检测时高。这允许
GS9002连载8位或10位的非 - SMPTE标准的并行数据。
该并行数据字的TTL电平输入。 PD0是LSB和PD9是MSB。
I
I
并行时钟的TTL电平输入。
V
EE
电源：多数负电源的连接。
PCK OUT
O
伪ECL输出表示重新定时并行时钟和从所述衍生的
内部VCO 。该压控振荡器10 ，以产生该输出的划分。
TTL电平输出，变为高电平时，内部PLL被锁定。
LOCK DET 。
O
V
CC3
电源：为PLL和扰码器最积极的电源连接。
连接的R-C环路滤波器元件。环路滤波器设置PLL环路
参数。
电源：多数负电源的连接。
LOOP FILT 。
I
V
EE
NC
V
EE
电源：多数负电源的连接。
SSS
I
扰码器/串行化选择。它选择炒NZRI输出时， TTL电平输入
逻辑低或直接串行输出时，逻辑高电平。
电源：多数负电源的连接。
V
EE
V
CC3
电源：为PLL和扰码器最积极的电源连接。
C
REG
V
EE
I
补偿的RC网络对内部电压调节器，需要去耦以一系列
0.1μF电容和820Ω电阻。元件应尽可能靠近尽可能的引脚。
电源：多数负电源的连接。
R
VCO3
I
VCO的电阻3 ：用于设置在VCO时的中心频率的模拟电流输入
这两个数据速率选择位（引脚35和36 ）都设置为逻辑1的电阻是
从这个引脚到V连接
EE
.
R
VCO2
I
VCO的电阻2 ：用于设置在VCO时的中心频率的模拟电流输入
数据速率选择位0 （引脚36 ）被设置为逻辑0和数据速率选择位1 （引脚35 ）
被设置为逻辑1，电阻从这个引脚到V连接
EE
.
VCO的电阻1 ：用于设置在VCO时的中心频率的模拟电流输入
数据速率选择位0 （引脚36 ）被设置为逻辑1，数据速率选择位1 （引脚35 ）
被设置为逻辑0。电阻从这个引脚到V连接
EE
.
VCO的电阻0 ：用于设置在VCO时的中心频率的模拟电流输入
这两个数据速率选择位（引脚35和36 ）都设置为逻辑0的电阻是
从这个引脚到V连接
EE
.
TTL电平输入到内部2：4多路分解器用来选择四个VCO频率1
设置电阻（R
VCO0
- R
VCO3
） 。 （见上文）
R
VCO1
I
R
VCO0
I
DRS0 ， 1
I
33
34
35,36
5
520 - 27 - 08
GENLINX
GS9002
串行数字编码器
数据表
特点
与SMPTE- 259M串行数字完全兼容
标准
多达四个串行比特率400 Mb / s的支持
接受8位和10位TTL和CMOS
兼容并行数据输入
X + X + 1个扰码， NRZI转换器和同步
探测器可用于透明数据被禁用
传输
伪ECL的串行数据和时钟输出
单+5或-5伏电源
9
4
设备描述
该GS9002是设计的单片双极集成电路
序列化SMPTE 125M和SMPTE 244M位并行数字
信号以及其它8位或10位并行格式。该装置
进行同步检测，并行到串行的功能
9
4
转换，数据加扰（使用X + X 1算法） ，
10X并行时钟乘法和NRZ转换到
NRZI串行数据。它支持所有四种可选的串行数据
价格从100 Mb / s到360 Mb / s的。的数据速率被设置
由电阻和由一个板上2选自： 4的解码器
有两个TTL电平输入地址线。
713 mW的典型功耗（包括ECL
下拉负载） 。
44引脚PLCC封装
应用
4
SC
， 4 ：2：2和360 Mb / s的串行数字接口的
摄像机，录像机，信号发生器
订购信息
产品型号
GS9002 - CPM
同步检测
关闭
并行数据
中（10位）
D
E
S
N N
E G
M SI
M E
O D用
C
东西
T N
N 2 O
F
其他的功能，如同步检测器的输出，一个同步检测器
禁止输入端，和一个锁定检测输出，还提供。该
9
4
X + X + 1扰码和NRZ到NRZI转换器可以是
旁路，以允许并行的串行转换器的输出
被直接路由到输出驱动器。
该GS9002提供伪ECL输出为串行数据
和串行时钟，以及一个单端伪ECL输出
的再生的并行时钟。
在GS9002可以直接与电缆驱动器GS9007 ，
GS9008 GS9009和。该设备需要一个+5伏或
-5伏供电，典型功耗713毫瓦的功耗，同时
驾驶100
负载。 44引脚PLCC封装保证了
小尺寸的完整编码器功能。
套餐类型
44引脚PLCC
温度范围
0°至70℃
SCRAMBLER /
串行器
SELECT
26
6
3
同步检测
串行数据
2 ： 1 MUX
38
7-16
输入
LATCH
SYNC
检测
39
P / S
变流器
串行数据
SCRAMBLER
NRZ
NRZI
42
串行时钟
PLD
SCLK
43
串行时钟
LOCK
检测
20
锁定检测
PCLK IN
17
相
频率
检测
收费
泵
VCO
29
稳压CAP
环路滤波器
PCLK OUT
22
19
DIV 10
发电机
数据速率
开关
36
35
DRS0
DRS1
34
33
32
31
RVC00
RVC01
RVC02
RVC03
GS9002
专利No.5,357,220
功能框图
修订日期： 2001年3月
文件号520 - 27 - 08
GENNUM公司P.O. 489箱，站A，伯灵顿，安大略省，加拿大L7R 3Y3电话。 （ 905 ） 632-2996传真： （ 905 ） 632-5946
Gennum公司日本公司C- 101宫前村， 42年2月10日宫前，杉并区，东京168-0081 ，日本
电话： （ 03 ） 3334-7700
传真：（ 03 ） 3247-8839
GS9002 - 编码器的直流电气特性
V
CC
= 5V, V
EE
= 0V ，T
A
= 0 ° C至70 ° C除非另有显示
参数
电源电压
耗电量
符号
V
S
P
D
条件
工作范围
SDO / SDO连接到（V
CC
-2V)
通电阻100Ω ， PCK OUT
连接到V
EE
通过1kΩ的
同上与SCK / SCK
还连接到（Ⅴ
CC
-2V)
直通100Ω电阻。
民
4.75
-
-
典型值
5.0
690
710
最大
5.25
870
900
单位
V
mW
mW
笔记
电源电流
TTL输入高电平
TTL输入，低电平
逻辑输入电流
TTL输出高电平
TTL输出低电平
同步检测O / P
串行输出
（ SDO和放大器; SCK ）
GS9002 - 编码器AC电气特性
参数
符号
条件
V
CC
= 5V, V
EE
= 0V ，T
A
= 0℃至70℃ ，V
环路滤波器
= 2.6 V ，除非另有显示，
串行数据输出
（ SDO和SDO ）
串行时钟输出
（ SCK和SCK ）
串行数据时钟时序
锁定时间
并行时钟输出
（ PCK OUT ）
D
E
S
N N
E G
M SI
M E
O D用
C
东西
T N
N 2 O
F
同上与SCK / SCK
到（Ⅴ
CC
-2V ）V直通100Ω电阻。
I
S
SDO / SDO连接到（V
CC
-2V)
通电阻100Ω ， PCK OUT
连接到V
EE
通过1kΩ的
-
155
190
mA
-
170
-
205
-
mA
V
参见图15
V
IHmin
T
A
= 25°C
2.0
-
V
ILMAX
T
A
= 25°C
-
0.8
10
-
V
I
INMAX
-
2.5
-
A
V
V
OHmin
T
A
= 25°C
T
A
= 25°C
2.4
-
V
OLmax
-
0.5
V
I
OSYNC
-
-
4.0
mA
V
SINK &源
高
低
V
OH
V
OL
T
A
= 25 ° C，R
L
= 100Ω到V
CC
-2V
(
V
CC
-2V
)
-0.875
-1.8
-
-0.7
相到V
-
-1.5
V
CC
民
100
典型值
-
最大
单位
Mb / s的
笔记
比特率
BR
SDO
信号摆幅
V
SDO
t
R
, t
F
R
L
= 100Ω至
(
VCC - 2伏
)
T
A
= 25°C
400
700
-
850
500
1000
-
mV的P-P
ps
上升/下降时间
20% - 80%
抖动
t
J（下SDO ）
SCK
143 Mb / s的
270 Mb / s的
-
-
400
300
-
-
-
PS P-P
PS P-P
见注1
参照图16
频率
信号摆幅
V
SCK
t
D
R
L
= 100Ω至
(
VCC - 2伏
)
参见图9
100
-
400
-
兆赫
参照图12，第13
参照图14
800
1.4
1
mV的P-P
ns
-
-
数据滞后时钟
t
LOCK
C
LOOP FILT
= 0.1F
R
LOOP FILT
= 3.9k
R
L
= 1kΩ的到V
EE
-
1.2
40
-
ms
频率
PCKO
10
-
-
-
-
兆赫
PCKO
=
SCK
/10
信号摆幅
V
PCKO
t
R
, t
F
800
700
400
-
-
-
mV的P-P
上升/下降时间
抖动
并行数据&时钟输入
上升时间
格局
HOLD
-
-
-
-
-
ps
PS P-P
ps
ns
ns
20% - 80%
t
JPCKO
t
R
t
SU
t
HOLD
T
A
= 25°C
500
3
3
注1 ：使用PCK -IN作为1GHz的模拟示波器的触发源测量。
520 - 27 - 08
2
GS9002串行数字编码器 - 详细的设备说明
该GS9002编码器是用于双极集成电路
根据将并行数据转换成串行格式
SMPTE 259M标准。该设备同时编码8和
生产的串行数据10位TTL兼容的并行信号
速率高达400 MB /秒。它采用单5伏电源
并封装在一个44引脚PLCC 。
在装置内的功能块包括输入锁存器，
同步检测器，并行到串行转换器，加扰器， NRZ到
NRZI转换器， ECL输出缓冲器的数据和时钟，锁相环
10X并行时钟乘法和锁定检测。
并行数据（ PD0 - PD9 ）和并行时钟（ PCK- IN）是
经过17分别通过引脚7应用。
同步检测器
VCO中心频率选择
在宽的VCO牵引范围允许PLL补偿
变化的装置的处理，温度变化和
改变电源电压，无需外部调整。
单个外部电阻来设置VCO电流为
每四个中心频率为选定的由两比特的代码
通过2 ：4的解码器。
电流设定电阻器被连接到RVCO0
通过RVCO3输入（ 34 ， 33 ， 32和31 ） 。该解码器
输入DRS0和DRS1 （ 36 ， 35 ）为TTL兼容的输入
并且根据下面的事实中选择四个电阻
表。
同步检测器查找保留字000-003和
3FC - 3FF ，在10位十六进制或00和FF中的8位十六进制，用于
在TRS -ID同步字。当任一全零的发生
或者那些在输入PD2 - PD9被检测到时，低两位PD0
和PD1被迫零或一的分别。这使得
该系统具有8或10位数据兼容。对于非 -
SMPTE标准的并行数据，逻辑输入，同步关闭（ 6 ）
可禁用此功能。
SCRAMBLER
所述扰码器是一个用于一个线性反馈移位寄存器
根据伪随机化输入的串行数据
固定多项式（X
9
+X
4
+1 ） 。这最大限度地减少了DC分量
在输出的串行数据流。在NRZ到NRZI转换器
使用另一个多项式（X + 1）转换成一个长的序列
一系列转变，最大限度地减少极性效应的。
锁相环
该PLL进行并行时钟乘法和提供
对于串行的定时信号。它是由
相位/频率检测器，电荷泵，压控振荡器和一
除以十计。
相位/频率检测器允许更宽的捕获范围
和更快的锁定时间比可以与实现
独自鉴相器。频率的歧视
也消除了谐波锁定。与这种类型鉴别器，
该PLL可以过阻尼良好的稳定性，而不
牺牲锁定时间。
电荷泵提供一个'充电信息包“的环路滤波器
它正比于所述系统的相位误差。国内
电压夹具用于约束的环路滤波器电压
在大约1.8和3.4伏。
压控振荡器，由一个电流控制多谐振荡器构成，
功能操作在超过400 Mb / s的和宽的范围内拉
（中心频率的≈± 40％）。
D
E
S
N N
E G
M SI
M E
O D用
C
东西
T N
N 2 O
F
DRS1
0
0
1
1
DRS0
0
1
0
1
电阻的选择
RVCO0 （34）
RVCO1 （33）
RVCO2 （32）
RVCO3 （31）
A 2 ： 1多路复用器（ MUX ）选择无论是从直接数据
P / S转换器（串行）或从加扰的NRZI数据。
这个MUX受扰频器/串行器选择控制
（ SSS ）输入引脚26.当此输入为低电平时， MUX选择
扰码器输出。 （这是用于SMPTE模式
259M的数据）。当此输入为高的MUX直接路线
序列化的数据到输出缓冲器，没有加扰或
NRZ到NRZI转换。
该锁定检测电路禁用串行数据输出，当
环路未被锁定通过关闭2： 1复用器。锁定检测
输出可从销20和为高电平时，环路是
锁定。
真正的和补充的串行数据， SDO和SDO是
可从引脚38和39 ，而在真实和补充
串行时钟SCK和SCK可从引脚43和42
分别。如果串行时钟不使用管脚43和42可以
连接到V
CC
.
再生的并行时钟（PCK OUT）为可在针
19.这个输出是一个单端伪ECL输出要求
一个下拉电阻。如果未使用的再生并行时钟
销19可以被连接到V
CC
.
520 - 27 - 08
4
GS9002引脚说明
PIN号
1
2
3
符号
V
EE
V
CC3
SYNC DET 。
O
TYPE
描述
电源：多数负电源的连接。
电源：为PLL和扰码器最积极的电源连接。
TTL检测全零或浑身的输入PD2 - PD9发生输出电平
和豆类低三个PCK -IN持续时间。用于检测SMPTE 259M的保留字
（ 000-003和3FC - 3FF ）的TRS同步字。并行数据位PD0和PD1设置或低
高时PD2 - PD9是低或高分别。
电源：多数负电源的连接。
电源：输入数据锁存器和串行大多数电源正极连接。
4
5
6
7-16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
V
EE
V
CC1
32
D
E
S
N N
E G
M SI
M E
O D用
C
东西
T N
N 2 O
F
SYNC DET 。
关闭
PD0-PD9
PCK -IN
I
TTL电平输入，禁用内部同步检测时高。这允许
GS9002连载8位或10位的非 - SMPTE标准的并行数据。
该并行数据字的TTL电平输入。 PD0是LSB和PD9是MSB。
I
I
并行时钟的TTL电平输入。
V
EE
电源：多数负电源的连接。
PCK OUT
O
伪ECL输出表示重新定时并行时钟和从所述衍生的
内部VCO 。该压控振荡器10 ，以产生该输出的划分。
TTL电平输出，变为高电平时，内部PLL被锁定。
LOCK DET 。
O
V
CC3
电源：为PLL和扰码器最积极的电源连接。
连接的R-C环路滤波器元件。环路滤波器设置PLL环路
参数。
电源：多数负电源的连接。
LOOP FILT 。
I
V
EE
NC
V
EE
电源：多数负电源的连接。
SSS
I
扰码器/串行化选择。它选择炒NZRI输出时， TTL电平输入
逻辑低或直接串行输出时，逻辑高电平。
电源：多数负电源的连接。
V
EE
V
CC3
电源：为PLL和扰码器最积极的电源连接。
C
REG
V
EE
I
补偿的RC网络对内部电压调节器，需要去耦以一系列
0.1μF电容和820Ω电阻。元件应尽可能靠近尽可能的引脚。
电源：多数负电源的连接。
R
VCO3
I
VCO的电阻3 ：用于设置在VCO时的中心频率的模拟电流输入
这两个数据速率选择位（引脚35和36 ）都设置为逻辑1的电阻是
从这个引脚到V连接
EE
.
R
VCO2
I
VCO的电阻2 ：用于设置在VCO时的中心频率的模拟电流输入
数据速率选择位0 （引脚36 ）被设置为逻辑0和数据速率选择位1 （引脚35 ）
被设置为逻辑1，电阻从这个引脚到V连接
EE
.
VCO的电阻1 ：用于设置在VCO时的中心频率的模拟电流输入
数据速率选择位0 （引脚36 ）被设置为逻辑1，数据速率选择位1 （引脚35 ）
被设置为逻辑0。电阻从这个引脚到V连接
EE
.
VCO的电阻0 ：用于设置在VCO时的中心频率的模拟电流输入
这两个数据速率选择位（引脚35和36 ）都设置为逻辑0的电阻是
从这个引脚到V连接
EE
.
TTL电平输入到内部2：4多路分解器用来选择四个VCO频率1
设置电阻（R
VCO0
- R
VCO3
） 。 （见上文）
R
VCO1
I
R
VCO0
I
DRS0 ， 1
I
33
34
35,36
5
520 - 27 - 08
QQ：2880707522 复制
