GS841E18AT/B-180/166/150/130/100
TQFP ， BGA
商用温度
工业级温度
特点
3.3 V +10 ％ / - 5 ％，核心供电， 2.5 V或3.3 V的I / O
供应
双循环取消（ DCD ）
综合型数据比较的标签内存的应用
FT模式引脚流过或流水线操作
LBO引脚直线或交错（奔腾
TM
和X86 ）连拍
模式
同步地址，数据I / O和控制输入
同步数据使能（ DE ）
异步输出使能（ OE ）
异步匹配输出使能（ MOE）
字节写入（ BWE ）和全局写（ GW ）的操作
三个芯片使能轻松深度扩展信号
内部自定时写周期
JTAG测试模式符合IEEE标准1149.1
JEDEC标准的100引脚TQFP封装， 119 -BGA
无铅100引脚TQFP封装
256K ×18同步
缓存标签
180兆赫， 100兆赫
3.3 V V
DD
3.3 V和2.5 V的I / O
提供输出寄存器和输出匹配寄存器，
通过FT模式引脚（引脚14 ）控制。通过使用对FT模式的
引脚， I / O寄存器进行编程以执行管线或流
通过操作。流经模式减少等待时间。
通过使用字节写使能（ BWE ）进行字节写操作
输入结合两个单独的字节写入信号BW1-2 。在
此外，全局写（ GW ）是可用于写入所有字节在同一
时间。
比较周期开始作为一个读周期与输出禁用，这样
比较数据可以加载到数据输入寄存器。该
比较器比较所读取的数据与登记的输入数据和一
产生匹配信号。匹配输出可以是在管道
或流过由FT信号控制模式。
低功耗（待机模式）通过ZZ的断言实现
信号，或者通过停止时钟（CLK） 。存储器数据将被保留
在备用模式。
采用IEEE标准提供JTAG边界扫描接口
1149.1协议。四个引脚，测试数据输入（ TDI ） ，测试数据输出
（ TDO ） ，测试时钟（ TCK ）和测试模式选择（ TMS） -are使用
执行JTAG功能。
在GS841E18A工作在3.3 V电源和所有输入/
输出为3.3 V - 2.5 V ， LVTTL兼容。单独的输出
(V
DDQ
）引脚用于使两个3.3 V或2.5 V IO接口。
功能说明
该GS841E18A是256K ×18的高性能同步DCD
SRAM集成标签的RAM比较。 2位突发计数器
包括提供突发接口奔腾
TM
和其他高
高性能CPU 。它被设计为用作高速缓冲存储器标记的SRAM ，
以及数据SRAM。地址，数据的IO ，匹配输出，芯片
使（ CE1 ， CE2 ， CE3 ） ，地址控制输入（ ADSP ， ADSC ，
ADV ） ，写控制输入（ BW1 ， BW2 ， BWE ， GW ， DE ）是
同步并通过一个正边沿触发的时钟控制
（CLK） 。
输出使能（ OE ） ，匹配输出使能和电源控制下来
（ ZZ）是异步的。连拍可以使用两种ADSP或启动
ADSC投入。在内部产生的后续爆地址和
由ADV控制。突发序列可以是交错顺序
（奔腾
TM
或86 ）或线性顺序，并且由LBO控制。
双循环取消（ DCD ）
该GS841E18A是DCD管道同步SRAM 。 DCD
SRAM的管道禁用命令到相同程度的读出
命令。 DCD的SRAM保存取消命令一个完整的
周期，然后开始只在第二个后关闭其输出
上升时钟沿。
参数简介
–180
管道
3-1-1-1
溢流
通过
2-1-1-1
t
周期
t
KQ
I
DD
t
KQ
t
周期
I
DD
5.5纳秒
3.2纳秒
335毫安
8纳秒
9.1纳秒
210毫安
-166
6.0纳秒
3.5纳秒
310毫安
8.5纳秒
10纳秒
190毫安
-150
6.6纳秒
3.8纳秒
275毫安
10纳秒
10纳秒
190毫安
-133
7.5纳秒
4.0纳秒
250毫安
11纳秒
15纳秒
140毫安
-100
10纳秒
4.5纳秒
190毫安
12纳秒
15纳秒
140毫安
冯： 1.03 4/2005
1/21
2001年， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
* Pentium是英特尔公司的商标。
GS841E18AT/B-180/166/150/130/100
引脚配置（包T）
V
DDQ
V
SS
NC
NC
D
DQ
V
SS
V
DDQ
DQ
DQ
FT
V
DD
NC
V
SS
DQ
DQ
V
DDQ
V
SS
DQ
DQ
DQ
P
NC
V
SS
V
DDQ
NC
NC
NC
NC
NC
NC
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
1
80
2
79
3
78
4
77
5
76
6
75
7
74
8
73
9
72
256K ×18
10
71
顶视图
11
70
12
69
13
68
14
67
15
66
16
65
17
64
18
63
19
62
20
61
21
60
22
59
23
58
24
57
25
56
26
55
27
54
28
53
29
52
30
51
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
A
A
CE
1
CE
2
NC
NC
BW
2
BW
1
CE
3
V
DD
V
SS
CLK
GW
BWE
OE
ADSC
ADSP
ADV
A
A
A
NC
NC
V
DDQ
V
SS
NC
DQ
P
DQ
DQ
V
SS
VDDQ
DQ
DQ
V
SS
NC
V
DD
ZZ
DQ
DQ
V
DDQ
V
SS
DQ
DQ
NC
NC
V
SS
V
DDQ
MATCH
DE
教育部
冯： 1.03 4/2005
LBO
A
A
A
A
A
1
A
0
TMS
TDI
V
SS
V
DD
TDO
TCK
A
A
A
A
A
A
A
2/21
2001年， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
GS841E18AT/B-180/166/150/130/100
GS841E18A PadOut -119焊球BGA -顶视图（ B包）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
DDQ
NC
NC
DQ
B
NC
V
DDQ
NC
DQ
B
V
DDQ
NC
DQ
B
V
DDQ
DQ
B
NC
NC
NC
V
DDQ
2
A
E
2
A
NC
DQ
B
NC
DQ
B
NC
V
DD
DQ
B
NC
DQ
B
NC
DQ
P
A
3
A
A
A
V
SS
V
SS
V
SS
B
B
V
SS
NC
V
SS
NC
V
SS
V
SS
V
SS
LBO
A
TDI
4
ADSP
ADSC
V
DD
NC
E
1
G
ADV
GW
V
DD
CK
NC
BW
A
1
A
0
V
DD
NC
TCK
5
A
A
A
V
SS
V
SS
V
SS
NC
V
SS
NC
V
SS
B
A
V
SS
V
SS
V
SS
FT
A
TDO
6
A
E
3
A
DQ
P
NC
DQ
A
NC
DQ
A
V
DD
NC
DQ
A
MATCH
DQ
A
教育部
A
A
NC
7
V
DDQ
NC
NC
NC
DQ
A
V
DDQ
DQ
A
NC
V
DDQ
DQ
A
NC
V
DDQ
DE
DQ
A
NC
ZZ
V
DDQ
A
TMS
冯： 1.03 4/2005
3/21
2001年， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
GS841E18AT/B-180/166/150/130/100
TQFP引脚说明
符号
An
CLK
BWE
BW1
BW2
GW
CE1 ， CE2 ， CE3
OE
ADV
ADSP ， ADSC
DQ
DQP
MATCH
教育部
DE
ZZ
FT
LBO
TMS
TDI
TDO
TCK
V
DD
V
SS
V
DDQ
NC
描述
地址输入信号，输入注册的，必须满足建立和保持时间，指定的
第11页。
时钟输入信号
字节写使能信号，该字节的写使能信号需要用四个中的一个组合
发生写入动作字节写信号。
数据输出1直通8个字节的写信号
数据输出9至16字节写入信号
全局写使能
芯片使
OUTPUT ENABLE
突发地址进展
地址状态信号
数据输入和输出引脚
奇偶输入和输出引脚
匹配输出
匹配输出使能
数据使能，数据输入寄存器的更新只当DE为活动状态。
会导致低待机功耗ZZ的省电控制中的应用。
流经或管道模式
线性顺序连拍模式
测试模式选择
测试数据
测试数据输出
测试时钟
3.3 V电源
地
2.5 V / 3.3 V输出电源
无连接
冯： 1.03 4/2005
4/21
2001年， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
GS841E18AT/B-180/166/150/130/100
PBGA引脚说明
符号
An
CLK
BWE
BW1
BW2
GW
CE1 ， CE2 ， CE3
OE
ADV
ADSP ， ADSC
DQ
DQP
MATCH
教育部
DE
ZZ
FT
LBO
TMS
TDI
TDO
TCK
V
DD
V
SS
V
DDQ
NC
描述
地址输入信号，输入注册的，必须满足建立和保持时间，指定的
第11页。
时钟输入信号
字节写使能信号，该字节的写使能信号需要用四个中的一个组合
发生写入动作字节写信号。
数据输出1直通8个字节的写信号
数据输出9至16字节写入信号
全局写使能
芯片使
OUTPUT ENABLE
突发地址进展
地址状态信号
数据输入和输出引脚
奇偶输入和输出引脚
匹配输出
匹配输出使能
数据使能，数据输入寄存器的更新只当DE为活动状态。
会导致低待机功耗ZZ的省电控制中的应用。
流经或管道模式
线性顺序连拍模式
测试模式选择
测试数据
测试数据输出
测试时钟
3.3 V电源
地
2.5 V / 3.3 V输出电源
无连接
冯： 1.03 4/2005
5/21
2001年， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
QQ：2880707522 复制
