【GS84018/32/36T/B-180/166/150/100TQFP ， BGA商用温度工业级温】,IC型号GS84036B-166,GS84036B-166 PDF资料,GS84036B-166经销商,ic,电子元器件-51电子网

GS84018/32/36T/B-180/166/150/100

TQFP ， BGA

商用温度

工业级温度

特点

FT引脚为用户配置流过或流水线操作。

单周期取消（ SCD ）的操作。

3.3V +10 ％ / - 5 ％，核心供电

2.5V或3.3V的I / O供电。

LBO引脚用于线性或交错突发模式。

在模式引脚内部输入电阻允许浮动模式引脚。

默认为交错流水线模式。

字节写（BW）和/或全局写（ GW）的操作。

常见的数据输入和数据输出。

时钟控制，注册地址，数据和控制。

内部自定时写周期。

用于便携式应用的自动断电。

JEDEC标准的100引脚TQFP或119焊球BGA封装。

-180

5.5ns

3.2ns

330mA

8ns

10ns

190mA

-166

6.0ns

3.5ns

310mA

8.5ns

10ns

190mA

-150

6.6ns

3.8ns

275mA

10ns

190mA

-100

10ns

4.5ns

190mA

12ns

15ns

140mA

256K ×18 ， 128K ×32 ， 128K ×36

4MB同步突发静态存储器

流经/管道读取

的180MHz - 100MHz的

3.3V VDD

3.3V & 2.5V的I / O

被使用。新的地址可以在每个周期装载不

退化的芯片性能。

的数据输出寄存器中的功能可以由用户来控制

通过FT模式引脚/焊盘（引脚14的TQFP和凹凸5R

BGA ，）。抱着FT模式引脚/凹凸低的地方流动的RAM

通过模式，使输出数据绕过数据输出

注册。控股FT高处的RAM的流水线模式，

激活上升沿触发数据输出寄存器。

SCD流水线读

该GS84018 / 32/ 36是一个SCD （单周期取消）流水线

同步SRAM 。 DCD （双循环取消）版本也

available.SCD SRAM的管道命令取消一个阶段少

比读取命令。 SCD的RAM开始关闭其输出

后，立即取消选择命令已被捕获在

输入寄存器。

管道

3-1-1-1

流经

2-1-1-1

TCYCLE

t

KQ

I

DD

t

KQ

TCYCLE

I

DD

字节写和全局写

通过使用字节写使能（ BW ）进行字节写操作

输入与一个或多个单独的字节的写信号（ Bx的）。在

此外，全局写（ GW ）是可用于写入所有字节在同一

时，无论该字节写入控制输入。

睡眠模式

低功耗（休眠模式）通过断言实现（高）的

在ZZ信号，或者通过停止时钟（CK）。存储器数据将被保留

在休眠模式下。

功能说明

应用

该GS84018 / 32/ 36是4718592位（ 4,194,304位X32版）

高性能同步SRAM与2位突发地址

计数器。虽然类型的最初开发的2级缓存

支持高性能的CPU ，该装置目前应用

发现应用在同步SRAM的应用范围从

DSP总店联网芯片组的支持。该GS84018 /三十六分之三十二

在一个JEDEC标准的100引脚TQFP或119焊球BGA可用

封装。

核心和接口电压

该GS84018 / 32/ 36处理上采用3.3V电源和所有输入/

输出为3.3V和2.5V兼容。单独的输出电源（V

DDQ

)

引脚用于去耦的输出噪声与内部电路。

控制

地址，数据I / O的芯片使（E

1

, E

2

, E

3

），地址脉冲串控制

输入（ ADSP ， ADSC ， ADV ）和写控制输入（ BX， BW ， GW）是

同步和通过正边沿触发的时钟被控制

输入端（ CK）。输出使能（ G）和断电控制（ ZZ ）是

异步输入。突发周期可以与任何ADSP启动

或ADSC输入。在连拍模式下，后续的突发地址

内部产生的并通过ADV控制。突发地址

计数器可以被配置的线性或交织顺序来算

与线性突发顺序（ LBO ）的输入。连拍功能不需要

冯： 2.05 6/2000

1/31

1999 ，千兆半导体公司

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。

这种材料版权归其各自的制造商

GS84018/32/36T/B-180/166/150/100

GS84018 100引脚TQFP封装引脚

NC

V

DDQ

V

SS

NC

DQ

B1

DQ

B2

V

SS

V

DDQ

DQ

B3

DQ

B4

FT

V

DD

NC

V

SS

DQ

B5

DQ

B6

V

DDQ

V

SS

DQ

B7

DQ

B8

DQ

B9

NC

V

SS

V

DDQ

NC

100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81

1

80

2

79

3

78

4

77

5

76

6

75

7

74

8

73

9

72

256K ×18

10

71

顶视图

11

70

12

69

13

68

14

67

15

66

16

65

17

64

18

63

19

62

20

61

21

60

22

59

23

58

24

57

25

56

26

55

27

54

28

53

29

52

30

51

31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

A

6

A

7

E

1

E

2

NC

B

A

E

3

V

DD

V

SS

CK

GW

BW

G

ADSC

ADSP

ADV

A

8

A

9

A

17

NC

V

DDQ

V

SS

NC

DQ

A9

DQ

A8

DQ

A7

V

SS

V

DDQ

DQ

A6

DQ

A5

V

SS

NC

V

DD

ZZ

DQ

A4

DQ

A3

V

DDQ

V

SS

DQ

A2

DQ

A1

NC

V

SS

V

DDQ

NC

冯： 2.05 6/2000

LBO

A

5

A

4

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com

A

3

A

2

A

1

A

0

NC

V

SS

V

DD

NC

A

10

A

11

A

12

A

13

A

14

A

15

A

16

2/31

1999 ，千兆半导体公司

.

这种材料版权归其各自的制造商

GS84018/32/36T/B-180/166/150/100

GS84032 100引脚TQFP封装引脚

NC

DQ

C8

DQ

C7

V

DDQ

V

SS

DQ

C6

DQ

C5

DQ

C4

DQ

C3

V

SS

V

DDQ

DQ

C2

DQ

C1

FT

V

DD

NC

V

SS

DQ

D1

DQ

D2

V

DDQ

V

SS

DQ

D3

DQ

D4

DQ

D5

DQ

D6

V

SS

V

DDQ

DQ

D7

DQ

D8

NC

100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81

1

80

2

79

3

78

4

77

5

76

6

75

7

74

8

73

9

72

128K ×32

10

71

顶视图

11

70

12

69

13

68

14

67

15

66

16

65

17

64

18

63

19

62

20

61

21

60

22

59

23

58

24

57

25

56

26

55

27

54

28

53

29

52

30

51

31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

A

6

A

7

E

1

E

2

B

D

B

C

B

A

E

3

V

DD

V

SS

CK

GW

BW

G

ADSC

ADSP

ADV

A

8

A

9

NC

DQ

B8

DQ

B7

V

DDQ

V

SS

DQ

B6

DQ

B5

DQ

B4

DQ

B3

V

SS

V

DDQ

DQ

B2

DQ

B1

V

SS

NC

V

DD

ZZ

DQ

A1

DQ

A2

V

DDQ

V

SS

DQ

A3

DQ

A4

DQ

A5

DQ

A6

V

SS

V

DDQ

DQ

A7

DQ

A8

NC

冯： 2.05 6/2000

LBO

A

5

A

4

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com

A

3

A

2

A

1

A

0

NC

V

SS

V

DD

NC

A

10

A

11

A

12

A

13

A

14

A

15

A

16

3/31

1999 ，千兆半导体公司

.

这种材料版权归其各自的制造商

GS84018/32/36T/B-180/166/150/100

GS84036 100引脚TQFP封装引脚

DQ

C9

DQ

C8

DQ

C7

V

DDQ

V

SS

DQ

C6

DQ

C5

DQ

C4

DQ

C3

V

SS

V

DDQ

DQ

C2

DQ

C1

FT

V

DD

NC

V

SS

DQ

D1

DQ

D2

V

DDQ

V

SS

DQ

D3

DQ

D4

DQ

D5

DQ

D6

V

SS

V

DDQ

DQ

D7

DQ

D8

DQ

D9

100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81

1

80

2

79

3

78

4

77

5

76

6

75

7

74

8

73

9

72

128K X 36

10

71

顶视图

11

70

12

69

13

68

14

67

15

66

16

65

17

64

18

63

19

62

20

61

21

60

22

59

23

58

24

57

25

56

26

55

27

54

28

53

29

52

30

51

31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

A

6

A

7

E

1

E

2

B

D

B

C

B

A

E

3

V

DD

V

SS

CK

GW

BW

G

ADSC

ADSP

ADV

A

8

A

9

DQ

B9

DQ

B8

DQ

B7

V

DDQ

V

SS

DQ

B6

DQ

B5

DQ

B4

DQ

B3

V

SS

V

DDQ

DQ

B2

DQ

B1

V

SS

NC

V

DD

ZZ

DQ

A1

DQ

A2

V

DDQ

V

SS

DQ

A3

DQ

A4

DQ

A5

DQ

A6

V

SS

V

DDQ

DQ

A7

DQ

A8

DQ

A9

冯： 2.05 6/2000

LBO

A

5

A

4

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com

A

3

A

2

A

1

A

0

NC

V

SS

V

DD

NC

A

10

A

11

A

12

A

13

A

14

A

15

A

16

4/31

1999 ，千兆半导体公司

.

这种材料版权归其各自的制造商

GS84018/32/36T/B-180/166/150/100

TQFP引脚说明

引脚位置

37, 36

35, 34, 33, 32, 100, 99, 82, 81,44, 45, 46,

47, 48, 49, 50

80

52, 53, 56, 57, 58, 59, 62, 63

68, 69, 72, 73, 74, 75, 78, 79

2, 3, 6, 7, 8, 9, 12, 13

18, 19, 22, 23, 24, 25, 28, 29

51, 80, 1, 30

58, 59, 62, 63, 68, 69, 72, 73, 74

8, 9, 12, 13, 18, 19, 22, 23, 24

51, 52, 53, 56, 57

75, 78, 79

1, 2, 3, 6, 7

25, 28, 29, 30

87

93, 94

95, 96

89

88

98, 92

97

86

83

84, 85

64

14

31

15, 41, 65, 91

5,10,17, 21, 26, 40, 55, 60, 67, 71, 76, 90

4, 11, 20, 27, 54, 61, 70, 77

16, 38, 39, 42, 43, 66

符号

A

0

, A

1

A

2

-

16

A

17

DQ

A1

-DQ

A8

DQ

B1

-DQ

B8

DQ

C1

-DQ

C8

DQ

D1

-DQ

D8

DQ

A9

， DQ

B9

,

DQ

C9

， DQ

D9

NC

DQ

A1

-DQ

A9

DQ

B1

-DQ

B9

NC

BW

B

A

, B

B

C

, B

D

NC

CK

GW

E

1

, E

3

E

2

G

ADV

ADSP ， ADSC

ZZ

FT

LBO

V

DD

V

SS

V

DDQ

NC

TYPE

I

I / O

描述

地址字段LSB的和地址计数器的预置输入

地址输入

地址输入（ X18版本）

数据输入和输出引脚。（ X32 ， X36版）

I / O

数据输入和输出引脚。（ X36版）

无连接（ X32版）

I / O

数据输入和输出引脚。（ X18版）

-

I

-

I

-

无连接（ X18版）

字节写。将所有启用的字节。低电平有效。

字节写使能为DQ

A

， DQ

B

数据I / O的。低电平有效。

字节写使能为DQ

C

， DQ

D

数据I / O的。低电平有效。

（ X32 ， X36版）

无连接（ X18版）

时钟输入信号。高电平有效。

全局写使能。写入所有字节。低电平有效。

芯片使能。低电平有效。

芯片使能。高电平有效。

输出使能。低电平有效。

突发地址计数器提前启用。低电平有效。

地址选通（处理器，高速缓存控制器）。低电平有效。

睡眠模式控制。高电平有效。

流过管道或方式。低电平有效。

线性突发顺序模式。低电平有效。

核心供电。

I / O和核心地。

输出驱动器电源。

无连接。

冯： 2.05 6/2000

5/31

1999 ，千兆半导体公司

.

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com

这种材料版权归其各自的制造商

GS84018/32/36T/B-180/166/150/100

TQFP ， BGA

商用温度

工业级温度

特点

FT引脚为用户配置流过或流水线操作。

单周期取消（ SCD ）的操作。

3.3V +10 ％ / - 5 ％，核心供电

2.5V或3.3V的I / O供电。

LBO引脚用于线性或交错突发模式。

在模式引脚内部输入电阻允许浮动模式引脚。

默认为交错流水线模式。

字节写（BW）和/或全局写（ GW）的操作。

常见的数据输入和数据输出。

时钟控制，注册地址，数据和控制。

内部自定时写周期。

用于便携式应用的自动断电。

JEDEC标准的100引脚TQFP或119焊球BGA封装。

-180

5.5ns

3.2ns

330mA

8ns

10ns

190mA

-166

6.0ns

3.5ns

310mA

8.5ns

10ns

190mA

-150

6.6ns

3.8ns

275mA

10ns

190mA

-100

10ns

4.5ns

190mA

12ns

15ns

140mA

256K ×18 ， 128K ×32 ， 128K ×36

4MB同步突发静态存储器

流经/管道读取

的180MHz - 100MHz的

3.3V VDD

3.3V & 2.5V的I / O

被使用。新的地址可以在每个周期装载不

退化的芯片性能。

的数据输出寄存器中的功能可以由用户来控制

通过FT模式引脚/焊盘（引脚14的TQFP和凹凸5R

BGA ，）。抱着FT模式引脚/凹凸低的地方流动的RAM

通过模式，使输出数据绕过数据输出

注册。控股FT高处的RAM的流水线模式，

激活上升沿触发数据输出寄存器。

SCD流水线读

该GS84018 / 32/ 36是一个SCD （单周期取消）流水线

同步SRAM 。 DCD （双循环取消）版本也

available.SCD SRAM的管道命令取消一个阶段少

比读取命令。 SCD的RAM开始关闭其输出

后，立即取消选择命令已被捕获在

输入寄存器。

管道

3-1-1-1

流经

2-1-1-1

TCYCLE

t

KQ

I

DD

t

KQ

TCYCLE

I

DD

字节写和全局写

通过使用字节写使能（ BW ）进行字节写操作

输入与一个或多个单独的字节的写信号（ Bx的）。在

此外，全局写（ GW ）是可用于写入所有字节在同一

时，无论该字节写入控制输入。

睡眠模式

低功耗（休眠模式）通过断言实现（高）的

在ZZ信号，或者通过停止时钟（CK）。存储器数据将被保留

在休眠模式下。

功能说明

应用

该GS84018 / 32/ 36是4718592位（ 4,194,304位X32版）

高性能同步SRAM与2位突发地址

计数器。虽然类型的最初开发的2级缓存

支持高性能的CPU ，该装置目前应用

发现应用在同步SRAM的应用范围从

DSP总店联网芯片组的支持。该GS84018 /三十六分之三十二

在一个JEDEC标准的100引脚TQFP或119焊球BGA可用

封装。

核心和接口电压

该GS84018 / 32/ 36处理上采用3.3V电源和所有输入/

输出为3.3V和2.5V兼容。单独的输出电源（V

DDQ

)

引脚用于去耦的输出噪声与内部电路。

控制

地址，数据I / O的芯片使（E

1

, E

2

, E

3

），地址脉冲串控制

输入（ ADSP ， ADSC ， ADV ）和写控制输入（ BX， BW ， GW）是

同步和通过正边沿触发的时钟被控制

输入端（ CK）。输出使能（ G）和断电控制（ ZZ ）是

异步输入。突发周期可以与任何ADSP启动

或ADSC输入。在连拍模式下，后续的突发地址

内部产生的并通过ADV控制。突发地址

计数器可以被配置的线性或交织顺序来算

与线性突发顺序（ LBO ）的输入。连拍功能不需要

冯： 2.05 6/2000

1/31

1999 ，千兆半导体公司

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。

GS84018/32/36T/B-180/166/150/100

GS84018 100引脚TQFP封装引脚

NC

V

DDQ

V

SS

NC

DQ

B1

DQ

B2

V

SS

V

DDQ

DQ

B3

DQ

B4

FT

V

DD

NC

V

SS

DQ

B5

DQ

B6

V

DDQ

V

SS

DQ

B7

DQ

B8

DQ

B9

NC

V

SS

V

DDQ

NC

100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81

1

80

2

79

3

78

4

77

5

76

6

75

7

74

8

73

9

72

256K ×18

10

71

顶视图

11

70

12

69

13

68

14

67

15

66

16

65

17

64

18

63

19

62

20

61

21

60

22

59

23

58

24

57

25

56

26

55

27

54

28

53

29

52

30

51

31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

A

6

A

7

E

1

E

2

NC

B

A

E

3

V

DD

V

SS

CK

GW

BW

G

ADSC

ADSP

ADV

A

8

A

9

A

17

NC

V

DDQ

V

SS

NC

DQ

A9

DQ

A8

DQ

A7

V

SS

V

DDQ

DQ

A6

DQ

A5

V

SS

NC

V

DD

ZZ

DQ

A4

DQ

A3

V

DDQ

V

SS

DQ

A2

DQ

A1

NC

V

SS

V

DDQ

NC

冯： 2.05 6/2000

LBO

A

5

A

4

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com

A

3

A

2

A

1

A

0

NC

V

SS

V

DD

NC

A

10

A

11

A

12

A

13

A

14

A

15

A

16

2/31

1999 ，千兆半导体公司

.

GS84018/32/36T/B-180/166/150/100

GS84032 100引脚TQFP封装引脚

NC

DQ

C8

DQ

C7

V

DDQ

V

SS

DQ

C6

DQ

C5

DQ

C4

DQ

C3

V

SS

V

DDQ

DQ

C2

DQ

C1

FT

V

DD

NC

V

SS

DQ

D1

DQ

D2

V

DDQ

V

SS

DQ

D3

DQ

D4

DQ

D5

DQ

D6

V

SS

V

DDQ

DQ

D7

DQ

D8

NC

100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81

1

80

2

79

3

78

4

77

5

76

6

75

7

74

8

73

9

72

128K ×32

10

71

顶视图

11

70

12

69

13

68

14

67

15

66

16

65

17

64

18

63

19

62

20

61

21

60

22

59

23

58

24

57

25

56

26

55

27

54

28

53

29

52

30

51

31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

A

6

A

7

E

1

E

2

B

D

B

C

B

A

E

3

V

DD

V

SS

CK

GW

BW

G

ADSC

ADSP

ADV

A

8

A

9

NC

DQ

B8

DQ

B7

V

DDQ

V

SS

DQ

B6

DQ

B5

DQ

B4

DQ

B3

V

SS

V

DDQ

DQ

B2

DQ

B1

V

SS

NC

V

DD

ZZ

DQ

A1

DQ

A2

V

DDQ

V

SS

DQ

A3

DQ

A4

DQ

A5

DQ

A6

V

SS

V

DDQ

DQ

A7

DQ

A8

NC

冯： 2.05 6/2000

LBO

A

5

A

4

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com

A

3

A

2

A

1

A

0

NC

V

SS

V

DD

NC

A

10

A

11

A

12

A

13

A

14

A

15

A

16

3/31

1999 ，千兆半导体公司

.

GS84018/32/36T/B-180/166/150/100

GS84036 100引脚TQFP封装引脚

DQ

C9

DQ

C8

DQ

C7

V

DDQ

V

SS

DQ

C6

DQ

C5

DQ

C4

DQ

C3

V

SS

V

DDQ

DQ

C2

DQ

C1

FT

V

DD

NC

V

SS

DQ

D1

DQ

D2

V

DDQ

V

SS

DQ

D3

DQ

D4

DQ

D5

DQ

D6

V

SS

V

DDQ

DQ

D7

DQ

D8

DQ

D9

100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81

1

80

2

79

3

78

4

77

5

76

6

75

7

74

8

73

9

72

128K X 36

10

71

顶视图

11

70

12

69

13

68

14

67

15

66

16

65

17

64

18

63

19

62

20

61

21

60

22

59

23

58

24

57

25

56

26

55

27

54

28

53

29

52

30

51

31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

A

6

A

7

E

1

E

2

B

D

B

C

B

A

E

3

V

DD

V

SS

CK

GW

BW

G

ADSC

ADSP

ADV

A

8

A

9

DQ

B9

DQ

B8

DQ

B7

V

DDQ

V

SS

DQ

B6

DQ

B5

DQ

B4

DQ

B3

V

SS

V

DDQ

DQ

B2

DQ

B1

V

SS

NC

V

DD

ZZ

DQ

A1

DQ

A2

V

DDQ

V

SS

DQ

A3

DQ

A4

DQ

A5

DQ

A6

V

SS

V

DDQ

DQ

A7

DQ

A8

DQ

A9

冯： 2.05 6/2000

LBO

A

5

A

4

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com

A

3

A

2

A

1

A

0

NC

V

SS

V

DD

NC

A

10

A

11

A

12

A

13

A

14

A

15

A

16

4/31

1999 ，千兆半导体公司

.

GS84018/32/36T/B-180/166/150/100

TQFP引脚说明

引脚位置

37, 36

35, 34, 33, 32, 100, 99, 82, 81,44, 45, 46,

47, 48, 49, 50

80

52, 53, 56, 57, 58, 59, 62, 63

68, 69, 72, 73, 74, 75, 78, 79

2, 3, 6, 7, 8, 9, 12, 13

18, 19, 22, 23, 24, 25, 28, 29

51, 80, 1, 30

58, 59, 62, 63, 68, 69, 72, 73, 74

8, 9, 12, 13, 18, 19, 22, 23, 24

51, 52, 53, 56, 57

75, 78, 79

1, 2, 3, 6, 7

25, 28, 29, 30

87

93, 94

95, 96

89

88

98, 92

97

86

83

84, 85

64

14

31

15, 41, 65, 91

5,10,17, 21, 26, 40, 55, 60, 67, 71, 76, 90

4, 11, 20, 27, 54, 61, 70, 77

16, 38, 39, 42, 43, 66

符号

A

0

, A

1

A

2

-

16

A

17

DQ

A1

-DQ

A8

DQ

B1

-DQ

B8

DQ

C1

-DQ

C8

DQ

D1

-DQ

D8

DQ

A9

， DQ

B9

,

DQ

C9

， DQ

D9

NC

DQ

A1

-DQ

A9

DQ

B1

-DQ

B9

NC

BW

B

A

, B

B

C

, B

D

NC

CK

GW

E

1

, E

3

E

2

G

ADV

ADSP ， ADSC

ZZ

FT

LBO

V

DD

V

SS

V

DDQ

NC

TYPE

I

I / O

描述

地址字段LSB的和地址计数器的预置输入

地址输入

地址输入（ X18版本）

数据输入和输出引脚。（ X32 ， X36版）

I / O

数据输入和输出引脚。（ X36版）

无连接（ X32版）

I / O

数据输入和输出引脚。（ X18版）

-

I

-

I

-

无连接（ X18版）

字节写。将所有启用的字节。低电平有效。

字节写使能为DQ

A

， DQ

B

数据I / O的。低电平有效。

字节写使能为DQ

C

， DQ

D

数据I / O的。低电平有效。

（ X32 ， X36版）

无连接（ X18版）

时钟输入信号。高电平有效。

全局写使能。写入所有字节。低电平有效。

芯片使能。低电平有效。

芯片使能。高电平有效。

输出使能。低电平有效。

突发地址计数器提前启用。低电平有效。

地址选通（处理器，高速缓存控制器）。低电平有效。

睡眠模式控制。高电平有效。

流过管道或方式。低电平有效。

线性突发顺序模式。低电平有效。

核心供电。

I / O和核心地。

输出驱动器电源。

无连接。

冯： 2.05 6/2000

5/31

1999 ，千兆半导体公司

.

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com