【初步GS84018/32/36AT/B-180/166/150/100TQFP ， BGA商用温度工】,IC型号GS84036AT-180I,GS84036AT-180I PDF资料,GS84036AT-180I经销商,ic,电子元器件-51电子网

初步

GS84018/32/36AT/B-180/166/150/100

TQFP ， BGA

商用温度

工业级温度

特点

FT引脚用户可配置的过流或流水线

手术

单周期取消（ SCD ）的操作

3.3 V +10 ％ / - 5 ％，核心供电

2.5 V或3.3 V的I / O供电

LBO引脚的直线或交错突发模式

在模式引脚内部输入电阻允许浮动模式引脚

默认为交错流水线模式

字节写（ BW）和/或全局写（ GW ）的操作

常见的数据输入和数据输出

时钟控制，注册地址，数据和控制

内部自定时写周期

用于便携式应用的自动断电

JEDEC标准的100引脚TQFP或119焊球BGA封装

–180

5.5纳秒

3.0纳秒

185毫安

8纳秒

9.1纳秒

115毫安

–166

6.0纳秒

3.5纳秒

170毫安

8.5纳秒

10纳秒

105毫安

–150

6.6纳秒

3.8纳秒

155毫安

10纳秒

12纳秒

百毫安

–100

10纳秒

4.5纳秒

105毫安

12纳秒

15纳秒

80毫安

256K ×18 ， 128K ×32 ， 128K ×36

4MB同步突发静态存储器

180兆赫， 100兆赫

3.3 V V

DD

3.3 V和2.5 V的I / O

计数器可以被配置成在计算的线性或

交错为了与线性突发顺序（ LBO ）的输入。该

突发功能不需要使用。新的地址可以被装载

在每一个周期用的芯片性能不劣化。

流经/管道读取

的数据输出寄存器的功能可以通过控制

通过FT模式引脚/焊盘（引脚14的TQFP用户和

凹凸5R在BGA ）。抱着FT模式引脚/凹凸低

放置在RAM中通过流模式，导致输出数据

绕过数据输出寄存器。控股FT高的地方

在流水线模式的RAM ，激活上升沿触发

数据输出寄存器。

SCD流水线读

该GS84018 / 32 / 36A是一个SCD （单周期取消）

流水线同步SRAM 。 DCD （双循环取消）

版本也可以。 SCD的SRAM管线取消

命令一期比读取命令少。 SCD的RAM

开始取消选择后，立即关闭其输出

命令已被捕获在所述输入寄存器。

管道

3-1-1-1

溢流

通过

2-1-1-1

TCYCLE

t

KQ

I

DD

t

KQ

TCYCLE

I

DD

字节写和全局写

通过使用字节写使能进行字节写操作

（BW）的输入与一个或多个单独的字节的写

信号（ Bx的）。此外，全局写（ GW）是供

写的字节写入所有字节在同一时间，不管

控制输入。

功能说明

应用

该GS84018 / 32 / 36A是一种4718592位（ 4,194,304位为

X32版本）的高性能同步SRAM与2-

爆位地址计数器。虽然一个类型的原本

对于二级缓存的应用程序支持开发高

高性能CPU ，该装置现在发现应用

同步SRAM的应用范围从DSP总店

联网芯片组的支持。该GS84018 / 32 / 36A是

在JEDEC标准的100引脚TQFP提供或119焊球

BGA封装。

睡眠模式

低功耗（休眠模式）通过断言实现

（高）的ZZ的信号，或通过停止时钟（CK）。

在休眠模式下的内存数据将被保留。

核心和接口电压

该GS84018 / 32 / 36A工作在3.3 V电源和

所有的输入/输出3.3 V - 2.5 V兼容。另

输出功率（V

DDQ

）引脚用于去耦输出噪声

从内部电路。

控制

地址，数据I / O的芯片使（E

1

, E

2

, E

3

），地址爆

控制输入（ ADSP ， ADSC ， ADV ），写控制输入

（ Bx的，BW ， GW）是同步的，并通过一个控制

正边沿触发的时钟输入端（ CK）。输出使能（ G）

和断电控制（ ZZ ）是异步输入。爆

周期可以与任何ADSP ADSC或输入来启动。在

连拍模式下，会产生后续的突发地址

在内部，并通过ADV控制。突发地址

冯： 1.12 7/2002

1/31

1999 ，千兆半导体公司

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。

初步

GS84018/32/36AT/B-180/166/150/100

GS84018A 100引脚TQFP引脚

V

DDQ

V

SS

NC

DQ

B1

DQ

B2

V

SS

V

DDQ

DQ

B3

DQ

B4

FT

V

DD

NC

V

SS

DQ

B5

DQ

B6

V

DDQ

V

SS

DQ

B7

DQ

B8

DQ

B9

NC

V

SS

V

DDQ

NC

100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81

1

80

2

79

3

78

4

77

5

76

6

75

7

74

8

73

9

72

256K ×18

10

71

11

顶视图

70

12

69

13

68

14

67

15

66

16

65

17

64

18

63

19

62

20

61

21

60

22

59

23

58

24

57

25

56

26

55

27

54

28

53

29

52

30

51

31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

A

6

A

7

E

1

E

2

NC

B

A

E

3

V

DD

V

SS

CK

GW

BW

G

ADSC

ADSP

ADV

A

8

A

9

A

17

NC

V

DDQ

V

SS

NC

DQ

A9

DQ

A8

DQ

A7

V

SS

VDDQ

DQ

A6

DQ

A5

V

SS

NC

VDD

ZZ

DQ

A4

DQ

A3

VDDQ

V

SS

DQ

A2

DQ

A1

NC

V

SS

VDDQ

NC

冯： 1.12 7/2002

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com

LBO

A

5

A

4

A

3

A

2

A

1

A

0

NC

V

SS

V

DD

NC

A

10

A

11

A

12

A

13

A

14

A

15

A

16

2/31

1999 ，千兆半导体公司

初步

GS84018/32/36AT/B-180/166/150/100

GS84032A 100引脚TQFP引脚

NC

DQ

C8

DQ

C7

V

DDQ

V

SS

DQ

C6

DQ

C5

DQ

C4

DQ

C3

V

SS

V

DDQ

DQ

C2

DQ

C1

FT

V

DD

NC

V

SS

DQ

D1

DQ

D2

V

DDQ

V

SS

DQ

D3

DQ

D4

DQ

D5

DQ

D6

V

SS

V

DDQ

DQ

D7

DQ

D8

NC

100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81

1

80

2

79

3

78

4

77

5

76

6

75

7

74

8

73

9

72

128K ×32

10

71

11

顶视图

70

12

69

13

68

14

67

15

66

16

65

17

64

18

63

19

62

20

61

21

60

22

59

23

58

24

57

25

56

26

55

27

54

28

53

29

52

30

51

31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

A

6

A

7

E

1

E

2

B

D

B

C

B

A

E

3

V

DD

V

SS

CK

GW

BW

G

ADSC

ADSP

ADV

A

8

A

9

NC

DQ

B8

DQ

B7

V

DDQ

V

SS

DQ

B6

DQ

B5

DQ

B4

DQ

B3

V

SS

V

DDQ

DQ

B2

DQ

B1

V

SS

NC

V

DD

ZZ

DQ

A1

DQ

A2

V

DDQ

V

SS

DQ

A3

DQ

A4

DQ

A5

DQ

A6

V

SS

V

DDQ

DQ

A7

DQ

A8

NC

冯： 1.12 7/2002

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com

LBO

A

5

A

4

A

3

A

2

A

1

A

0

NC

V

SS

V

DD

NC

A

10

A

11

A

12

A

13

A

14

A

15

A

16

3/31

1999 ，千兆半导体公司

初步

GS84018/32/36AT/B-180/166/150/100

GS84036A 100引脚TQFP引脚

DQ

C9

DQ

C8

DQ

C7

V

DDQ

V

SS

DQ

C6

DQ

C5

DQ

C4

DQ

C3

V

SS

V

DDQ

DQ

C2

DQ

C1

FT

V

DD

NC

V

SS

DQ

D1

DQ

D2

V

DDQ

V

SS

DQ

D3

DQ

D4

DQ

D5

DQ

D6

V

SS

V

DDQ

DQ

D7

DQ

D8

DQ

D9

100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81

1

80

2

79

3

78

4

77

5

76

6

75

7

74

8

73

9

72

128K X 36

10

71

11

顶视图

70

12

69

13

68

14

67

15

66

16

65

17

64

18

63

19

62

20

61

21

60

22

59

23

58

24

57

25

56

26

55

27

54

28

53

29

52

30

51

31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

A

6

A

7

E

1

E

2

B

D

B

C

B

A

E

3

V

DD

V

SS

CK

GW

BW

G

ADSC

ADSP

ADV

A

8

A

9

DQ

B9

DQ

B8

DQ

B7

V

DDQ

V

SS

DQ

B6

DQ

B5

DQ

B4

DQ

B3

V

SS

V

DDQ

DQ

B2

DQ

B1

V

SS

NC

V

DD

ZZ

DQ

A1

DQ

A2

V

DDQ

V

SS

DQ

A3

DQ

A4

DQ

A5

DQ

A6

V

SS

V

DDQ

DQ

A7

DQ

A8

DQ

A9

冯： 1.12 7/2002

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com

LBO

A

5

A

4

A

3

A

2

A

1

A

0

NC

V

SS

V

DD

NC

A

10

A

11

A

12

A

13

A

14

A

15

A

16

4/31

1999 ，千兆半导体公司

初步

GS84018/32/36AT/B-180/166/150/100

TQFP引脚说明

引脚位置

37, 36

35, 34, 33, 32, 100, 99, 82, 81,44, 45, 46,

47, 48, 49, 50

80

52, 53, 56, 57, 58, 59, 62, 63

68, 69, 72, 73, 74, 75, 78, 79

2, 3, 6, 7, 8, 9, 12, 13

18, 19, 22, 23, 24, 25, 28, 29

51, 80, 1, 30

58, 59, 62, 63, 68, 69, 72, 73, 74

8, 9, 12, 13, 18, 19, 22, 23, 24

51, 52, 53, 56, 57

75, 78, 79

1, 2, 3, 6, 7

25, 28, 29, 30

87

93, 94

95, 96

89

88

98, 92

97

86

83

84, 85

64

14

31

15, 41, 65, 91

5,10,17, 21, 26, 40, 55, 60, 67, 71, 76, 90

4, 11, 20, 27, 54, 61, 70, 77

16, 38, 39, 42, 43, 66

符号

A

0

, A

1

A

2

–A

16

A

17

DQ

A1

-DQ

A8

DQ

B1

-DQ

B8

DQ

C1

-DQ

C8

DQ

D1

-DQ

D8

DQ

A9

， DQ

B9

,

DQ

C9

， DQ

D9

NC

DQ

A1

-DQ

A9

DQ

B1

-DQ

B9

NC

BW

B

A

, B

B

C

, B

D

NC

CK

GW

E

1

, E

3

E

2

G

ADV

ADSP ， ADSC

ZZ

FT

LBO

V

DD

V

SS

V

DDQ

NC

TYPE

I

I / O

描述

地址域的LSB和地址计数器的预置输入

地址输入

地址输入（ X18版本）

数据输入和输出引脚。（ X32 ， X36版）

I / O

数据输入和输出引脚（ X36版）

无连接（ X32版）

I / O

数据输入和输出引脚（ X18版）

-

I

-

I

-

无连接（ X18版）

字节写，将所有启用的字节;低电平有效

字节写使能为DQ

A

， DQ

B

数据I /的;低电平有效

字节写使能为DQ

C

， DQ

D

数据I / O的;低电平有效

（ X32 ， X36版）

无连接（ X18版）

时钟输入信号;高电平有效

全局写使能，将所有字节;低电平有效

芯片使能;低电平有效

芯片使能;高电平有效

输出使能;低电平有效

突发地址计数器提前实现;低电平有效

地址选通（处理器，高速缓存控制器） ;低电平有效

睡眠模式控制;高电平有效

流过管道或方式;低电平有效

线性突发顺序模式;低电平有效

核心供电

I / O和核心地

输出驱动器电源

无连接

冯： 1.12 7/2002

5/31

1999 ，千兆半导体公司

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com

初步

GS84018/32/36AT/B-180/166/150/100

TQFP ， BGA

商用温度

工业级温度

特点

FT引脚用户可配置的过流或流水线

手术

单周期取消（ SCD ）的操作

3.3 V +10 ％ / - 5 ％，核心供电

2.5 V或3.3 V的I / O供电

LBO引脚的直线或交错突发模式

在模式引脚内部输入电阻允许浮动模式引脚

默认为交错流水线模式

字节写（ BW）和/或全局写（ GW ）的操作

常见的数据输入和数据输出

时钟控制，注册地址，数据和控制

内部自定时写周期

用于便携式应用的自动断电

JEDEC标准的100引脚TQFP或119焊球BGA封装

–180

5.5纳秒

3.0纳秒

185毫安

8纳秒

9.1纳秒

115毫安

–166

6.0纳秒

3.5纳秒

170毫安

8.5纳秒

10纳秒

105毫安

–150

6.6纳秒

3.8纳秒

155毫安

10纳秒

12纳秒

百毫安

–100

10纳秒

4.5纳秒

105毫安

12纳秒

15纳秒

80毫安

256K ×18 ， 128K ×32 ， 128K ×36

4MB同步突发静态存储器

180兆赫， 100兆赫

3.3 V V

DD

3.3 V和2.5 V的I / O

计数器可以被配置成在计算的线性或

交错为了与线性突发顺序（ LBO ）的输入。该

突发功能不需要使用。新的地址可以被装载

在每一个周期用的芯片性能不劣化。

流经/管道读取

的数据输出寄存器的功能可以通过控制

通过FT模式引脚/焊盘（引脚14的TQFP用户和

凹凸5R在BGA ）。抱着FT模式引脚/凹凸低

放置在RAM中通过流模式，导致输出数据

绕过数据输出寄存器。控股FT高的地方

在流水线模式的RAM ，激活上升沿触发

数据输出寄存器。

SCD流水线读

该GS84018 / 32 / 36A是一个SCD （单周期取消）

流水线同步SRAM 。 DCD （双循环取消）

版本也可以。 SCD的SRAM管线取消

命令一期比读取命令少。 SCD的RAM

开始取消选择后，立即关闭其输出

命令已被捕获在所述输入寄存器。

管道

3-1-1-1

溢流

通过

2-1-1-1

TCYCLE

t

KQ

I

DD

t

KQ

TCYCLE

I

DD

字节写和全局写

通过使用字节写使能进行字节写操作

（BW）的输入与一个或多个单独的字节的写

信号（ Bx的）。此外，全局写（ GW）是供

写的字节写入所有字节在同一时间，不管

控制输入。

功能说明

应用

该GS84018 / 32 / 36A是一种4718592位（ 4,194,304位为

X32版本）的高性能同步SRAM与2-

爆位地址计数器。虽然一个类型的原本

对于二级缓存的应用程序支持开发高

高性能CPU ，该装置现在发现应用

同步SRAM的应用范围从DSP总店

联网芯片组的支持。该GS84018 / 32 / 36A是

在JEDEC标准的100引脚TQFP提供或119焊球

BGA封装。

睡眠模式

低功耗（休眠模式）通过断言实现

（高）的ZZ的信号，或通过停止时钟（CK）。

在休眠模式下的内存数据将被保留。

核心和接口电压

该GS84018 / 32 / 36A工作在3.3 V电源和

所有的输入/输出3.3 V - 2.5 V兼容。另

输出功率（V

DDQ

）引脚用于去耦输出噪声

从内部电路。

控制

地址，数据I / O的芯片使（E

1

, E

2

, E

3

），地址爆

控制输入（ ADSP ， ADSC ， ADV ），写控制输入

（ Bx的，BW ， GW）是同步的，并通过一个控制

正边沿触发的时钟输入端（ CK）。输出使能（ G）

和断电控制（ ZZ ）是异步输入。爆

周期可以与任何ADSP ADSC或输入来启动。在

连拍模式下，会产生后续的突发地址

在内部，并通过ADV控制。突发地址

冯： 1.12 7/2002

1/31

1999 ，千兆半导体公司

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。

初步

GS84018/32/36AT/B-180/166/150/100

GS84018A 100引脚TQFP引脚

V

DDQ

V

SS

NC

DQ

B1

DQ

B2

V

SS

V

DDQ

DQ

B3

DQ

B4

FT

V

DD

NC

V

SS

DQ

B5

DQ

B6

V

DDQ

V

SS

DQ

B7

DQ

B8

DQ

B9

NC

V

SS

V

DDQ

NC

100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81

1

80

2

79

3

78

4

77

5

76

6

75

7

74

8

73

9

72

256K ×18

10

71

11

顶视图

70

12

69

13

68

14

67

15

66

16

65

17

64

18

63

19

62

20

61

21

60

22

59

23

58

24

57

25

56

26

55

27

54

28

53

29

52

30

51

31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

A

6

A

7

E

1

E

2

NC

B

A

E

3

V

DD

V

SS

CK

GW

BW

G

ADSC

ADSP

ADV

A

8

A

9

A

17

NC

V

DDQ

V

SS

NC

DQ

A9

DQ

A8

DQ

A7

V

SS

VDDQ

DQ

A6

DQ

A5

V

SS

NC

VDD

ZZ

DQ

A4

DQ

A3

VDDQ

V

SS

DQ

A2

DQ

A1

NC

V

SS

VDDQ

NC

冯： 1.12 7/2002

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com

LBO

A

5

A

4

A

3

A

2

A

1

A

0

NC

V

SS

V

DD

NC

A

10

A

11

A

12

A

13

A

14

A

15

A

16

2/31

1999 ，千兆半导体公司

初步

GS84018/32/36AT/B-180/166/150/100

GS84032A 100引脚TQFP引脚

NC

DQ

C8

DQ

C7

V

DDQ

V

SS

DQ

C6

DQ

C5

DQ

C4

DQ

C3

V

SS

V

DDQ

DQ

C2

DQ

C1

FT

V

DD

NC

V

SS

DQ

D1

DQ

D2

V

DDQ

V

SS

DQ

D3

DQ

D4

DQ

D5

DQ

D6

V

SS

V

DDQ

DQ

D7

DQ

D8

NC

100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81

1

80

2

79

3

78

4

77

5

76

6

75

7

74

8

73

9

72

128K ×32

10

71

11

顶视图

70

12

69

13

68

14

67

15

66

16

65

17

64

18

63

19

62

20

61

21

60

22

59

23

58

24

57

25

56

26

55

27

54

28

53

29

52

30

51

31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

A

6

A

7

E

1

E

2

B

D

B

C

B

A

E

3

V

DD

V

SS

CK

GW

BW

G

ADSC

ADSP

ADV

A

8

A

9

NC

DQ

B8

DQ

B7

V

DDQ

V

SS

DQ

B6

DQ

B5

DQ

B4

DQ

B3

V

SS

V

DDQ

DQ

B2

DQ

B1

V

SS

NC

V

DD

ZZ

DQ

A1

DQ

A2

V

DDQ

V

SS

DQ

A3

DQ

A4

DQ

A5

DQ

A6

V

SS

V

DDQ

DQ

A7

DQ

A8

NC

冯： 1.12 7/2002

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com

LBO

A

5

A

4

A

3

A

2

A

1

A

0

NC

V

SS

V

DD

NC

A

10

A

11

A

12

A

13

A

14

A

15

A

16

3/31

1999 ，千兆半导体公司

初步

GS84018/32/36AT/B-180/166/150/100

GS84036A 100引脚TQFP引脚

DQ

C9

DQ

C8

DQ

C7

V

DDQ

V

SS

DQ

C6

DQ

C5

DQ

C4

DQ

C3

V

SS

V

DDQ

DQ

C2

DQ

C1

FT

V

DD

NC

V

SS

DQ

D1

DQ

D2

V

DDQ

V

SS

DQ

D3

DQ

D4

DQ

D5

DQ

D6

V

SS

V

DDQ

DQ

D7

DQ

D8

DQ

D9

100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81

1

80

2

79

3

78

4

77

5

76

6

75

7

74

8

73

9

72

128K X 36

10

71

11

顶视图

70

12

69

13

68

14

67

15

66

16

65

17

64

18

63

19

62

20

61

21

60

22

59

23

58

24

57

25

56

26

55

27

54

28

53

29

52

30

51

31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

A

6

A

7

E

1

E

2

B

D

B

C

B

A

E

3

V

DD

V

SS

CK

GW

BW

G

ADSC

ADSP

ADV

A

8

A

9

DQ

B9

DQ

B8

DQ

B7

V

DDQ

V

SS

DQ

B6

DQ

B5

DQ

B4

DQ

B3

V

SS

V

DDQ

DQ

B2

DQ

B1

V

SS

NC

V

DD

ZZ

DQ

A1

DQ

A2

V

DDQ

V

SS

DQ

A3

DQ

A4

DQ

A5

DQ

A6

V

SS

V

DDQ

DQ

A7

DQ

A8

DQ

A9

冯： 1.12 7/2002

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com

LBO

A

5

A

4

A

3

A

2

A

1

A

0

NC

V

SS

V

DD

NC

A

10

A

11

A

12

A

13

A

14

A

15

A

16

4/31

1999 ，千兆半导体公司

初步

GS84018/32/36AT/B-180/166/150/100

TQFP引脚说明

引脚位置

37, 36

35, 34, 33, 32, 100, 99, 82, 81,44, 45, 46,

47, 48, 49, 50

80

52, 53, 56, 57, 58, 59, 62, 63

68, 69, 72, 73, 74, 75, 78, 79

2, 3, 6, 7, 8, 9, 12, 13

18, 19, 22, 23, 24, 25, 28, 29

51, 80, 1, 30

58, 59, 62, 63, 68, 69, 72, 73, 74

8, 9, 12, 13, 18, 19, 22, 23, 24

51, 52, 53, 56, 57

75, 78, 79

1, 2, 3, 6, 7

25, 28, 29, 30

87

93, 94

95, 96

89

88

98, 92

97

86

83

84, 85

64

14

31

15, 41, 65, 91

5,10,17, 21, 26, 40, 55, 60, 67, 71, 76, 90

4, 11, 20, 27, 54, 61, 70, 77

16, 38, 39, 42, 43, 66

符号

A

0

, A

1

A

2

–A

16

A

17

DQ

A1

-DQ

A8

DQ

B1

-DQ

B8

DQ

C1

-DQ

C8

DQ

D1

-DQ

D8

DQ

A9

， DQ

B9

,

DQ

C9

， DQ

D9

NC

DQ

A1

-DQ

A9

DQ

B1

-DQ

B9

NC

BW

B

A

, B

B

C

, B

D

NC

CK

GW

E

1

, E

3

E

2

G

ADV

ADSP ， ADSC

ZZ

FT

LBO

V

DD

V

SS

V

DDQ

NC

TYPE

I

I / O

描述

地址域的LSB和地址计数器的预置输入

地址输入

地址输入（ X18版本）

数据输入和输出引脚。（ X32 ， X36版）

I / O

数据输入和输出引脚（ X36版）

无连接（ X32版）

I / O

数据输入和输出引脚（ X18版）

-

I

-

I

-

无连接（ X18版）

字节写，将所有启用的字节;低电平有效

字节写使能为DQ

A

， DQ

B

数据I /的;低电平有效

字节写使能为DQ

C

， DQ

D

数据I / O的;低电平有效

（ X32 ， X36版）

无连接（ X18版）

时钟输入信号;高电平有效

全局写使能，将所有字节;低电平有效

芯片使能;低电平有效

芯片使能;高电平有效

输出使能;低电平有效

突发地址计数器提前实现;低电平有效

地址选通（处理器，高速缓存控制器） ;低电平有效

睡眠模式控制;高电平有效

流过管道或方式;低电平有效

线性突发顺序模式;低电平有效

核心供电

I / O和核心地

输出驱动器电源

无连接

冯： 1.12 7/2002

5/31

1999 ，千兆半导体公司

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com

初步

GS84018/32/36AT/B-180/166/150/100

TQFP ， BGA

商用温度

工业级温度

特点

FT引脚用户可配置的过流或流水线

手术

单周期取消（ SCD ）的操作

3.3 V +10 ％ / - 5 ％，核心供电

2.5 V或3.3 V的I / O供电

LBO引脚的直线或交错突发模式

在模式引脚内部输入电阻允许浮动模式引脚

默认为交错流水线模式

字节写（ BW）和/或全局写（ GW ）的操作

常见的数据输入和数据输出

时钟控制，注册地址，数据和控制

内部自定时写周期

用于便携式应用的自动断电

JEDEC标准的100引脚TQFP或119焊球BGA封装

–180

5.5纳秒

3.0纳秒

185毫安

8纳秒

9.1纳秒

115毫安

–166

6.0纳秒

3.5纳秒

170毫安

8.5纳秒

10纳秒

105毫安

–150

6.6纳秒

3.8纳秒

155毫安

10纳秒

12纳秒

百毫安

–100

10纳秒

4.5纳秒

105毫安

12纳秒

15纳秒

80毫安

256K ×18 ， 128K ×32 ， 128K ×36

4MB同步突发静态存储器

180兆赫， 100兆赫

3.3 V V

DD

3.3 V和2.5 V的I / O

计数器可以被配置成在计算的线性或

交错为了与线性突发顺序（ LBO ）的输入。该

突发功能不需要使用。新的地址可以被装载

在每一个周期用的芯片性能不劣化。

流经/管道读取

的数据输出寄存器的功能可以通过控制

通过FT模式引脚/焊盘（引脚14的TQFP用户和

凹凸5R在BGA ）。抱着FT模式引脚/凹凸低

放置在RAM中通过流模式，导致输出数据

绕过数据输出寄存器。控股FT高的地方

在流水线模式的RAM ，激活上升沿触发

数据输出寄存器。

SCD流水线读

该GS84018 / 32 / 36A是一个SCD （单周期取消）

流水线同步SRAM 。 DCD （双循环取消）

版本也可以。 SCD的SRAM管线取消

命令一期比读取命令少。 SCD的RAM

开始取消选择后，立即关闭其输出

命令已被捕获在所述输入寄存器。

管道

3-1-1-1

溢流

通过

2-1-1-1

TCYCLE

t

KQ

I

DD

t

KQ

TCYCLE

I

DD

字节写和全局写

通过使用字节写使能进行字节写操作

（BW）的输入与一个或多个单独的字节的写

信号（ Bx的）。此外，全局写（ GW）是供

写的字节写入所有字节在同一时间，不管

控制输入。

功能说明

应用

该GS84018 / 32 / 36A是一种4718592位（ 4,194,304位为

X32版本）的高性能同步SRAM与2-

爆位地址计数器。虽然一个类型的原本

对于二级缓存的应用程序支持开发高

高性能CPU ，该装置现在发现应用

同步SRAM的应用范围从DSP总店

联网芯片组的支持。该GS84018 / 32 / 36A是

在JEDEC标准的100引脚TQFP提供或119焊球

BGA封装。

睡眠模式

低功耗（休眠模式）通过断言实现

（高）的ZZ的信号，或通过停止时钟（CK）。

在休眠模式下的内存数据将被保留。

核心和接口电压

该GS84018 / 32 / 36A工作在3.3 V电源和

所有的输入/输出3.3 V - 2.5 V兼容。另

输出功率（V

DDQ

）引脚用于去耦输出噪声

从内部电路。

控制

地址，数据I / O的芯片使（E

1

, E

2

, E

3

），地址爆

控制输入（ ADSP ， ADSC ， ADV ），写控制输入

（ Bx的，BW ， GW）是同步的，并通过一个控制

正边沿触发的时钟输入端（ CK）。输出使能（ G）

和断电控制（ ZZ ）是异步输入。爆

周期可以与任何ADSP ADSC或输入来启动。在

连拍模式下，会产生后续的突发地址

在内部，并通过ADV控制。突发地址

冯： 1.12 7/2002

1/31

1999 ，千兆半导体公司

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。

初步

GS84018/32/36AT/B-180/166/150/100

GS84018A 100引脚TQFP引脚

V

DDQ

V

SS

NC

DQ

B1

DQ

B2

V

SS

V

DDQ

DQ

B3

DQ

B4

FT

V

DD

NC

V

SS

DQ

B5

DQ

B6

V

DDQ

V

SS

DQ

B7

DQ

B8

DQ

B9

NC

V

SS

V

DDQ

NC

100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81

1

80

2

79

3

78

4

77

5

76

6

75

7

74

8

73

9

72

256K ×18

10

71

11

顶视图

70

12

69

13

68

14

67

15

66

16

65

17

64

18

63

19

62

20

61

21

60

22

59

23

58

24

57

25

56

26

55

27

54

28

53

29

52

30

51

31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

A

6

A

7

E

1

E

2

NC

B

A

E

3

V

DD

V

SS

CK

GW

BW

G

ADSC

ADSP

ADV

A

8

A

9

A

17

NC

V

DDQ

V

SS

NC

DQ

A9

DQ

A8

DQ

A7

V

SS

VDDQ

DQ

A6

DQ

A5

V

SS

NC

VDD

ZZ

DQ

A4

DQ

A3

VDDQ

V

SS

DQ

A2

DQ

A1

NC

V

SS

VDDQ

NC

冯： 1.12 7/2002

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com

LBO

A

5

A

4

A

3

A

2

A

1

A

0

NC

V

SS

V

DD

NC

A

10

A

11

A

12

A

13

A

14

A

15

A

16

2/31

1999 ，千兆半导体公司

初步

GS84018/32/36AT/B-180/166/150/100

GS84032A 100引脚TQFP引脚

NC

DQ

C8

DQ

C7

V

DDQ

V

SS

DQ

C6

DQ

C5

DQ

C4

DQ

C3

V

SS

V

DDQ

DQ

C2

DQ

C1

FT

V

DD

NC

V

SS

DQ

D1

DQ

D2

V

DDQ

V

SS

DQ

D3

DQ

D4

DQ

D5

DQ

D6

V

SS

V

DDQ

DQ

D7

DQ

D8

NC

100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81

1

80

2

79

3

78

4

77

5

76

6

75

7

74

8

73

9

72

128K ×32

10

71

11

顶视图

70

12

69

13

68

14

67

15

66

16

65

17

64

18

63

19

62

20

61

21

60

22

59

23

58

24

57

25

56

26

55

27

54

28

53

29

52

30

51

31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

A

6

A

7

E

1

E

2

B

D

B

C

B

A

E

3

V

DD

V

SS

CK

GW

BW

G

ADSC

ADSP

ADV

A

8

A

9

NC

DQ

B8

DQ

B7

V

DDQ

V

SS

DQ

B6

DQ

B5

DQ

B4

DQ

B3

V

SS

V

DDQ

DQ

B2

DQ

B1

V

SS

NC

V

DD

ZZ

DQ

A1

DQ

A2

V

DDQ

V

SS

DQ

A3

DQ

A4

DQ

A5

DQ

A6

V

SS

V

DDQ

DQ

A7

DQ

A8

NC

冯： 1.12 7/2002

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com

LBO

A

5

A

4

A

3

A

2

A

1

A

0

NC

V

SS

V

DD

NC

A

10

A

11

A

12

A

13

A

14

A

15

A

16

3/31

1999 ，千兆半导体公司

初步

GS84018/32/36AT/B-180/166/150/100

GS84036A 100引脚TQFP引脚

DQ

C9

DQ

C8

DQ

C7

V

DDQ

V

SS

DQ

C6

DQ

C5

DQ

C4

DQ

C3

V

SS

V

DDQ

DQ

C2

DQ

C1

FT

V

DD

NC

V

SS

DQ

D1

DQ

D2

V

DDQ

V

SS

DQ

D3

DQ

D4

DQ

D5

DQ

D6

V

SS

V

DDQ

DQ

D7

DQ

D8

DQ

D9

100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81

1

80

2

79

3

78

4

77

5

76

6

75

7

74

8

73

9

72

128K X 36

10

71

11

顶视图

70

12

69

13

68

14

67

15

66

16

65

17

64

18

63

19

62

20

61

21

60

22

59

23

58

24

57

25

56

26

55

27

54

28

53

29

52

30

51

31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

A

6

A

7

E

1

E

2

B

D

B

C

B

A

E

3

V

DD

V

SS

CK

GW

BW

G

ADSC

ADSP

ADV

A

8

A

9

DQ

B9

DQ

B8

DQ

B7

V

DDQ

V

SS

DQ

B6

DQ

B5

DQ

B4

DQ

B3

V

SS

V

DDQ

DQ

B2

DQ

B1

V

SS

NC

V

DD

ZZ

DQ

A1

DQ

A2

V

DDQ

V

SS

DQ

A3

DQ

A4

DQ

A5

DQ

A6

V

SS

V

DDQ

DQ

A7

DQ

A8

DQ

A9

冯： 1.12 7/2002

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com

LBO

A

5

A

4

A

3

A

2

A

1

A

0

NC

V

SS

V

DD

NC

A

10

A

11

A

12

A

13

A

14

A

15

A

16

4/31

1999 ，千兆半导体公司

初步

GS84018/32/36AT/B-180/166/150/100

TQFP引脚说明

引脚位置

37, 36

35, 34, 33, 32, 100, 99, 82, 81,44, 45, 46,

47, 48, 49, 50

80

52, 53, 56, 57, 58, 59, 62, 63

68, 69, 72, 73, 74, 75, 78, 79

2, 3, 6, 7, 8, 9, 12, 13

18, 19, 22, 23, 24, 25, 28, 29

51, 80, 1, 30

58, 59, 62, 63, 68, 69, 72, 73, 74

8, 9, 12, 13, 18, 19, 22, 23, 24

51, 52, 53, 56, 57

75, 78, 79

1, 2, 3, 6, 7

25, 28, 29, 30

87

93, 94

95, 96

89

88

98, 92

97

86

83

84, 85

64

14

31

15, 41, 65, 91

5,10,17, 21, 26, 40, 55, 60, 67, 71, 76, 90

4, 11, 20, 27, 54, 61, 70, 77

16, 38, 39, 42, 43, 66

符号

A

0

, A

1

A

2

–A

16

A

17

DQ

A1

-DQ

A8

DQ

B1

-DQ

B8

DQ

C1

-DQ

C8

DQ

D1

-DQ

D8

DQ

A9

， DQ

B9

,

DQ

C9

， DQ

D9

NC

DQ

A1

-DQ

A9

DQ

B1

-DQ

B9

NC

BW

B

A

, B

B

C

, B

D

NC

CK

GW

E

1

, E

3

E

2

G

ADV

ADSP ， ADSC

ZZ

FT

LBO

V

DD

V

SS

V

DDQ

NC

TYPE

I

I / O

描述

地址域的LSB和地址计数器的预置输入

地址输入

地址输入（ X18版本）

数据输入和输出引脚。（ X32 ， X36版）

I / O

数据输入和输出引脚（ X36版）

无连接（ X32版）

I / O

数据输入和输出引脚（ X18版）

-

I

-

I

-

无连接（ X18版）

字节写，将所有启用的字节;低电平有效

字节写使能为DQ

A

， DQ

B

数据I /的;低电平有效

字节写使能为DQ

C

， DQ

D

数据I / O的;低电平有效

（ X32 ， X36版）

无连接（ X18版）

时钟输入信号;高电平有效

全局写使能，将所有字节;低电平有效

芯片使能;低电平有效

芯片使能;高电平有效

输出使能;低电平有效

突发地址计数器提前实现;低电平有效

地址选通（处理器，高速缓存控制器） ;低电平有效

睡眠模式控制;高电平有效

流过管道或方式;低电平有效

线性突发顺序模式;低电平有效

核心供电

I / O和核心地

输出驱动器电源

无连接

冯： 1.12 7/2002

5/31

1999 ，千兆半导体公司

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com