初步
GS8342R08/09/18/36E-333/300/250/200/167
165焊球BGA
商用温度
工业级温度
特点
同时读取和写入SigmaCIO 接口
通用I / O总线
JEDEC标准的引脚和封装
双数据速率接口
字节写入（ X36和X18 ）和四位写的（x8）函数
连拍4的读取和写入
1.8 V + 100 / -100 mV的核心供电
1.5 V或1.8 V HSTL接口
流水线的读操作与自定时延时写
完全一致的读取和写入管道
ZQ引脚可编程输出驱动强度
IEEE 1149.1 JTAG标准的边界扫描
165焊球为15 mm ×17毫米， 1毫米凸块间距BGA封装
符合RoHS标准的165焊球BGA封装
与目前9MB和18MB和72MB未来引脚兼容
和144MB的设备
36MB SigmaCIO DDR- II
突发的4 SRAM
167兆赫， 333兆赫
1.8 V V
DD
1.8 V和1.5 V的I / O
底部视图
165焊球为15 mm ×17 mm的BGA封
1毫米凸块间距， 11 ×15阵列的凹凸
时钟输入，不差分输入。如果C时钟绑
高， K时钟内部路由火输出
注册代替。
通用I / O X36和X18 SigmaCIO DDR- II B4的RAM
总是在四个数据包传送数据。当一个新的地址是
装， A0和A1预置内部2位线性地址
计数器。 1 ，计数器递增一阵的每个节拍
4数据传输。柜台后一直换到00
达到11 ，不管它在哪里开始。
通用I / O X8 SigmaCIO DDR- II B4的RAM总是转移
在四个分组数据。当一个新的地址被加载时，最低有效位
在内部设置为0，在第一次读或写传送，并
在接下来的3转移按1递增。由于最低有效位
绑掉内部，一个X8的地址字段SigmaCIO
DDR-II B4的RAM中总是比小于2的地址引脚
通告的索引深度（例如， 8M ×8具有1M寻址
索引） 。
SigmaCIO 系列概述
该GS8342R08 / 09/ 18 / 36E是建立在遵守
为通用I SigmaCIO DDR -II SRAM引脚排列标准/ O
同步SRAM 。他们是37748736位（ 36MB ）
的SRAM 。该GS8342R08 / 09/ 18 / 36E SigmaCIO SRAM是
在一个家庭中低功率的一个元素，低电压HSTL
I / O设计的SRAM在需要的速度来操作
实现经济高效的网络系统。
时序和解决方案
该GS8342R08 / 09/ 18 / 36E SigmaCIO DDR -II SRAM是
同步设备。他们采用两个输入寄存器时钟
输入，K和K K和K是独立的单端时钟
输入，不差分输入到一个差分时钟输入
缓冲区。该设备还允许用户操纵
输出寄存器时钟输入准独立的C和
时钟输入。 C和C也是独立的单端
参数简介
-333
TKHKH
TKHQV
3.0纳秒
0.45纳秒
-300
3.3纳秒
0.45纳秒
-250
4.0纳秒
0.45纳秒
-200
5.0纳秒
0.45纳秒
-167
6.0纳秒
0.5纳秒
冯： 1.02 8/2005
1/37
2003 ， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
初步
GS8342R08/09/18/36E-333/300/250/200/167
1M ×36 SigmaCIO DDR- II SRAM的顶视图
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
CQ
NC
NC
NC
NC
NC
NC
DOFF
NC
NC
NC
NC
NC
NC
TDO
2
MCL / SA
(144Mb)
DQ27
NC
DQ29
NC
DQ30
DQ31
V
REF
NC
NC
DQ33
NC
DQ35
NC
TCK
3
SA
DQ18
DQ28
DQ19
DQ20
DQ21
DQ22
V
DDQ
DQ32
DQ23
DQ24
DQ34
DQ25
DQ26
SA
4
读/写
SA
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
SA
SA
5
BW2
BW3
SA
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
SA
SA
SA
6
K
K
SA0
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
SA
C
C
7
BW1
BW0
SA1
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
SA
SA
SA
8
LD
SA
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
SA
SA
9
SA
NC
NC
NC
NC
NC
NC
V
DDQ
NC
NC
NC
NC
NC
NC
SA
10
MCL / SA
(72Mb)
NC
DQ17
NC
DQ15
NC
NC
V
REF
DQ13
DQ12
NC
DQ11
NC
DQ9
TMS
11
CQ
DQ8
DQ7
DQ16
DQ6
DQ5
DQ14
ZQ
DQ4
DQ3
DQ2
DQ1
DQ10
DQ0
TDI
11 ×15焊球BGA - 13 ×15毫米
2
身体1毫米凸块间距
注意事项：
1. BW0控制写入DQ0 ： DQ8 ; BW1控制写入DQ9 ： DQ17 ; BW2控件写入DQ18 ： DQ26 ; BW3控制写入
DQ27 ： DQ35
2. MCL =必须接低
冯： 1.02 8/2005
2/37
2003 ， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
初步
GS8342R08/09/18/36E-333/300/250/200/167
2M ×18 SigmaCIO DDR- II SRAM的顶视图
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
CQ
NC
NC
NC
NC
NC
NC
DOFF
NC
NC
NC
NC
NC
NC
TDO
2
MCL / SA
(72Mb)
DQ9
NC
NC
NC
DQ12
NC
V
REF
NC
NC
DQ15
NC
NC
NC
TCK
3
SA
NC
NC
DQ10
DQ11
NC
DQ13
V
DDQ
NC
DQ14
NC
NC
DQ16
DQ17
SA
4
读/写
SA
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
SA
SA
5
BW1
NC
SA
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
SA
SA
SA
6
K
K
SA0
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
SA
C
C
7
NC
BW0
SA1
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
SA
SA
SA
8
LD
SA
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
SA
SA
9
SA
NC
NC
NC
NC
NC
NC
V
DDQ
NC
NC
NC
NC
NC
NC
SA
10
SA
NC
DQ7
NC
NC
NC
NC
V
REF
DQ4
NC
NC
DQ1
NC
NC
TMS
11
CQ
DQ8
NC
NC
DQ6
DQ5
NC
ZQ
NC
DQ3
DQ2
NC
NC
DQ0
TDI
11 ×15焊球BGA - 13 ×15毫米
2
身体1毫米凸块间距
注意事项：
1. BW0控制写入DQ0 ： DQ8 ; BW1控制写入DQ9 ： DQ17
2. MCL =必须接低
冯： 1.02 8/2005
3/37
2003 ， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
初步
GS8342R08/09/18/36E-333/300/250/200/167
4M ×9 SigmaCIO DDR- II SRAM的顶视图
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
CQ
NC
NC
NC
NC
NC
NC
DOFF
NC
NC
NC
NC
NC
NC
TDO
2
MCL / SA
(72Mb)
NC
NC
NC
NC
NC
NC
V
REF
NC
NC
DQ7
NC
NC
NC
TCK
3
SA
NC
NC
NC
DQ5
NC
DQ6
V
DDQ
NC
NC
NC
NC
NC
DQ8
SA
4
读/写
SA
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
SA
SA
5
NC
NC
SA
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
SA
SA
SA
6
K
K
SA
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
SA
C
C
7
NC
BW
SA
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
SA
SA
SA
8
LD
SA
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
SA
SA
9
SA
NC
NC
NC
NC
NC
NC
V
DDQ
NC
NC
NC
NC
NC
NC
SA
10
SA
NC
NC
NC
NC
NC
NC
V
REF
DQ2
NC
NC
NC
NC
NC
TMS
11
CQ
DQ4
NC
NC
DQ3
NC
NC
ZQ
NC
NC
DQ1
NC
NC
DQ0
TDI
11 ×15焊球BGA - 13 ×15毫米
2
身体1毫米凸块间距
注意事项：
1.与本装置的X36和X18的版本中， x8和×9的版本不给A0和A1中的用户访问。 SA0和SA1被设置为
0在每次访问开始。
2. MCL =必须接低
冯： 1.02 8/2005
4/37
2003 ， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
初步
GS8342R08/09/18/36E-333/300/250/200/167
4M ×8 SigmaCIO DDR - II SRAM的顶视图
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
CQ
NC
NC
NC
NC
NC
NC
DOFF
NC
NC
NC
NC
NC
NC
TDO
2
MCL / SA
(72Mb)
NC
NC
NC
NC
NC
NC
V
REF
NC
NC
DQ6
NC
NC
NC
TCK
3
SA
NC
NC
NC
DQ4
NC
DQ5
V
DDQ
NC
NC
NC
NC
NC
DQ7
SA
4
读/写
SA
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
SA
SA
5
NW1
NC
SA
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
SA
SA
SA
6
K
K
SA
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
SA
C
C
7
NC
NW0
SA
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
SA
SA
SA
8
LD
SA
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
SA
SA
9
SA
NC
NC
NC
NC
NC
NC
V
DDQ
NC
NC
NC
NC
NC
NC
SA
10
SA
NC
NC
NC
NC
NC
NC
V
REF
DQ1
NC
NC
NC
NC
NC
TMS
11
CQ
DQ3
NC
NC
DQ2
NC
NC
ZQ
NC
NC
DQ0
NC
NC
NC
TDI
11 ×15焊球BGA - 13 ×15毫米
2
身体1毫米凸块间距
注意事项：
1.与本装置的X36和X18的版本中， x8和×9的版本不给A0和A1中的用户访问。 SA0和SA1被设置为
0在每次访问开始。
2. NW0控制写入DQ0 ： DQ3 ; NW1控制写入DQ4 ： DQ7
3. MCL =必须接低
冯： 1.02 8/2005
5/37
2003 ， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
