初步
GS8342D08/09/18/36E-333/300/250/200/167
165焊球BGA
商用温度
工业级温度
特点
同时读取和写入SigmaQuad 接口
JEDEC标准的引脚和封装
双双数据速率接口
采样数据的时间字节写控制
连拍4的读取和写入
1.8 V + 100 / -100 mV的核心供电
1.5 V或1.8 V HSTL接口
流水线读操作
完全一致的读取和写入管道
ZQ引脚可编程输出驱动强度
IEEE 1149.1 JTAG标准的边界扫描
165焊球为15 mm ×17毫米， 1毫米凸块间距BGA封装
符合RoHS标准的165焊球BGA封装
与目前9MB和18MB和72MB未来引脚兼容
和144MB的设备
36MB SigmaQuad -II
突发的4 SRAM
167兆赫， 333兆赫
1.8 V V
DD
1.8 V和1.5 V的I / O
底部视图
165焊球为15 mm ×17 mm的BGA封
1毫米凸块间距， 11 ×15阵列的凹凸
时钟输入。 C和C也是独立的单端
时钟输入，不差分输入。如果C时钟绑
高， K时钟内部路由火输出
注册代替。
因为独立的I / O SigmaQuad - II B4的RAM总是转移
在4个封包数据， A0，A1的内部设置为0的
第一次读或写传输，并自动加1
为下一个传输。由于LSB被结扎内部，
的SigmaQuad -Ⅱ B4 RAM中的地址字段总是2
地址引脚小于通告的索引深度（例如， 2M
×18具有512K寻址的索引） 。
SigmaQuad 系列概述
该GS8342D08 / 09/ 18 / 36E是建立在遵守
对于独立的I SigmaQuad - II SRAM引脚排列标准/ O
同步SRAM 。他们是37748736位（ 36MB ）
的SRAM 。该GS8342D08 / 18 / 36E SigmaQuad SRAM是
在一个家庭中低功率的一个元素，低电压HSTL
I / O设计的SRAM在需要的速度来操作
实现经济高效的网络系统。
时序和解决方案
该GS8342D08 / 09/ 18 / 36E SigmaQuad -II SRAM是
同步设备。他们采用两个输入寄存器时钟
输入，K和K K和K是独立的单端时钟
输入，不差分输入到一个差分时钟输入
缓冲区。该设备还允许用户操纵
输出寄存器时钟输入准独立的C和
参数简介
- 333
TKHKH
TKHQV
3.0纳秒
0.45纳秒
-300
3.3纳秒
0.45纳秒
-250
4.0纳秒
0.45纳秒
-200
5.0纳秒
0.45纳秒
-167
6.0纳秒
0.50纳秒
冯： 1.02 8/2005
1/37
2003 ， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
初步
GS8342D08/09/18/36E-333/300/250/200/167
1M ×36 SigmaQuad - II SRAM的顶视图
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
CQ
Q27
D27
D28
Q29
Q30
D30
DOFF
D31
Q32
Q33
D33
D34
Q35
TDO
2
MCL / SA
(256Mb)
Q18
Q28
D20
D29
Q21
D22
V
REF
Q31
D32
Q24
Q34
D26
D35
TCK
3
NC / SA
(72Mb)
D18
D19
Q19
Q20
D21
Q22
V
DDQ
D23
Q23
D24
D25
Q25
Q26
SA
4
W
SA
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
SA
SA
5
BW2
BW3
SA
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
SA
SA
SA
6
K
K
NC
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
SA
C
C
7
BW1
BW0
SA
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
SA
SA
SA
8
R
SA
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
SA
SA
9
SA
D17
D16
Q16
Q15
D14
Q13
V
DDQ
D12
Q12
D11
D10
Q10
Q9
SA
10
MCL / SA
(144Mb)
Q17
Q7
D15
D6
Q14
D13
V
REF
Q4
D3
Q11
Q1
D9
D0
TMS
11
CQ
Q8
D8
D7
Q6
Q5
D5
ZQ
D4
Q3
Q2
D2
D1
Q0
TDI
11 ×15焊球BGA - 13 ×15毫米
2
身体1毫米凸块间距
注意事项：
1. BW0控制写入D0 ： D8 ; BW1控件写入D9 ： D17 ; BW2控制写入D18 ： D26 ; BW3控制写入D27 ： D35
2. MCL =必须接低
冯： 1.02 8/2005
2/37
2003 ， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
初步
GS8342D08/09/18/36E-333/300/250/200/167
2M ×18 SigmaQuad - II SRAM的顶视图
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
CQ
NC
NC
NC
NC
NC
NC
DOFF
NC
NC
NC
NC
NC
NC
TDO
2
MCL / SA
(144Mb)
Q9
NC
D11
NC
Q12
D13
V
REF
NC
NC
Q15
NC
D17
NC
TCK
3
SA
D9
D10
Q10
Q11
D12
Q13
V
DDQ
D14
Q14
D15
D16
Q16
Q17
SA
4
W
SA
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
SA
SA
5
BW1
NC
SA
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
SA
SA
SA
6
K
K
NC
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
SA
C
C
7
NC
BW0
SA
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
SA
SA
SA
8
R
SA
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
SA
SA
9
SA
NC
NC
NC
NC
NC
NC
V
DDQ
NC
NC
NC
NC
NC
NC
SA
10
MCL / SA
(72Mb)
NC
Q7
NC
D6
NC
NC
V
REF
Q4
D3
NC
Q1
NC
D0
TMS
11
CQ
Q8
D8
D7
Q6
Q5
D5
ZQ
D4
Q3
Q2
D2
D1
Q0
TDI
11 ×15焊球BGA - 15× 17毫米
2
身体1毫米凸块间距
注意事项：
1. BW0控制写入D0 ： D8 。 BW1控制写入D9 ： D17 。
2. MCL =必须接低
冯： 1.02 8/2005
3/37
2003 ， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
初步
GS8342D08/09/18/36E-333/300/250/200/167
4M ×9 SigmaQuad - II SRAM的顶视图
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
CQ
NC
NC
NC
NC
NC
NC
D
关闭
NC
NC
NC
NC
NC
NC
TDO
2
MCL / SA
(72Mb)
NC
NC
D5
NC
NC
D6
V
REF
NC
NC
Q7
NC
D8
NC
TCK
3
SA
NC
NC
NC
Q5
NC
Q6
V
DDQ
NC
NC
D7
NC
NC
Q8
SA
4
W
SA
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
SA
SA
5
NC
NC
SA
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
SA
SA
SA
6
K
K
NC
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
SA
C
C
7
NC
BW0
SA
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
SA
SA
SA
8
R
SA
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
SA
SA
9
SA
NC
NC
NC
NC
NC
NC
V
DDQ
NC
NC
NC
NC
NC
NC
SA
10
SA
NC
NC
NC
D3
NC
NC
V
REF
Q2
NC
NC
NC
NC
D0
TMS
11
CQ
Q4
D4
NC
Q3
NC
NC
ZQ
D2
NC
Q1
D1
NC
Q0
TDI
11 ×15焊球BGA - 13× 15平方毫米车身1毫米凸块间距
注意事项：
1. BW0控制写入D0 ： D8 。
2. MCL =必须接低
冯： 1.02 8/2005
4/37
2003 ， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
初步
GS8342D08/09/18/36E-333/300/250/200/167
4M ×8 SigmaQuad - II SRAM的顶视图
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
CQ
NC
NC
NC
NC
NC
NC
DOFF
NC
NC
NC
NC
NC
NC
TDO
2
MCL / SA
(72Mb)
NC
NC
D4
NC
NC
D5
V
REF
NC
NC
Q6
NC
D7
NC
TCK
3
SA
NC
NC
NC
Q4
NC
Q5
V
DDQ
NC
NC
D6
NC
NC
Q7
SA
4
W
SA
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
SA
SA
5
NW1
NC
SA
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
SA
SA
SA
6
K
K
NC
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
SA
C
C
7
NC
NW0
SA
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
SA
SA
SA
8
R
SA
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
SA
SA
9
SA
NC
NC
NC
NC
NC
NC
V
DDQ
NC
NC
NC
NC
NC
NC
SA
10
SA
NC
NC
NC
D2
NC
NC
V
REF
Q1
NC
NC
NC
NC
NC
TMS
11
CQ
Q3
D3
NC
Q2
NC
NC
ZQ
D1
NC
Q0
D0
NC
NC
TDI
11 ×15焊球BGA - 13 ×15毫米
2
身体1毫米凸块间距
注意事项：
1. NW0控制写入D0 ： D3 。 NW1控制写入D4 ： D7 。
2. MCL =必须接低
冯： 1.02 8/2005
5/37
2003 ， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
QQ：2881677436 复制
