初步
GS8322V18(B/E)/GS8322V36(B/E)/GS8322V72(C)
119- ， 165- ， & 209引脚BGA
商用温度
工业级温度
特点
2M ×18 ， 1M ×36 ， 512K X 72
36MB S / DCD同步突发静态存储器
250兆赫， 133兆赫
1.8 V V
DD
1.8 V的I / O
FT引脚为用户配置或通过管道操作流程
单/双循环取消选择
IEEE 1149.1 JTAG兼容的边界扫描
ZQ模式引脚为用户可选的高/低输出驱动器
1.8 V +10 ％ / - 10 ％，核心供电
1.8 V +10 ％ / - 10 ％，核心供电
1.8 V的I / O供电
LBO引脚的直线或交错突发模式
在模式引脚内部输入电阻允许浮动模式引脚
默认为SCD X18 / X36交错管道模式
字节写（ BW）和/或全局写（ GW ）的操作
内部自定时写周期
用于便携式应用的自动断电
JEDEC标准119- ， 165-和209焊球BGA封装
无铅封装
线性或交错为了与线性突发顺序（ LBO ）
输入。连拍功能不需要使用。新地址可以
在每个周期的芯片的性能不会降低加载。
流经/管道读取
的数据输出寄存器中的功能可以由控制
通过FT模式的用户。抱着FT模式引脚的地方低
RAM的流量通过模式，导致输出数据绕过
数据输出寄存器。控股FT高处的RAM中
管道模式，激活的上升沿触发数据输出
注册。
SCD和DCD流水线读
该GS8322V18 / 36/ 72是SCD （单循环取消）和
DCD （双循环取消）流水线同步SRAM 。 DCD
SRAM的管道禁用命令到相同程度的读出
命令。 SCD的SRAM管道命令取消一个阶段
小于读取命令。 SCD的RAM开始关闭其
输出后，立即取消命令已
捕获到的输入寄存器。 DCD的RAM保存取消
命令为一个完整周期，然后开始关闭其
刚刚经过时钟的第二个上升沿输出。可在用户
配置该SRAM用于操作使用SCD的任一种模式
模式输入。
字节写和全局写
通过使用字节写使能进行字节写操作
（BW）的输入与一个或多个单独的字节的写
信号（ Bx的） 。此外，全局写（ GW）是供
写字节写入控制的所有字节在同一时间，不管
输入。
FLXDrive
该ZQ引脚允许较高的驱动力之间选择（ ZQ低）
多点总线的应用程序和正常的驱动强度（ ZQ
浮动或高）点至点应用。看到输出驱动器
特性图表的详细信息。
-225 -200 -166 -150 -133单位
2.7
3.0
4.4
265
320
410
7.0
7.0
195
225
295
3.0
3.0
5.0
245
295
370
7.5
7.5
185
210
265
3.5
3.5
6.0
220
260
320
8.0
8.0
175
200
255
3.8
3.8
6.7
210
240
300
8.5
8.5
165
190
240
4.0
4.0
7.5
185
215
265
8.5
8.5
155
175
230
ns
ns
ns
mA
mA
mA
ns
ns
mA
mA
mA
功能说明
应用
该GS8322V18 / 36/ 72是
37,748,736
位的高性能
同步SRAM与一个2位的猝发地址计数器。虽然
一类最初为2级缓存的应用
支持高性能的CPU ，该装置现在发现
同步SRAM的应用程序，从
DSP总店联网芯片组的支持。
控制
地址，数据的I / O ，芯片使能（ E1 ） ，地址突发控制
输入（ ADSP ， ADSC ， ADV ） ，写控制输入（ BX， BW ，
GW）是同步的，并通过一个正边沿被控制
触发时钟输入（CK） 。输出使能（ G）和断电
控制（ ZZ ）是异步输入。脉冲串的周期可以启动
无论是与ADSP或ADSC输入。在连拍模式下，后续的
内部产生并通过控制猝发地址
ADV 。猝发地址计数器可以被配置为计数中
参数简介
-250
t
KQ
(x18/x36)
t
KQ
(x72)
TCYCLE
CURR （ X18 ）
CURR （ X36 ）
CURR （ X72 ）
t
KQ
TCYCLE
CURR （ X18 ）
CURR （ X36 ）
CURR （ X72 ）
2.5
3.0
4.0
285
350
440
6.5
6.5
205
235
315
管道
3-1-1-1
溢流
通过
2-1-1-1
冯： 1.04 4/2005
1/42
2003 ， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
初步
GS8322V18(B/E)/GS8322V36(B/E)/GS8322V72(C)
209焊球BGA - X72通用I / O -顶视图（ C组）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
W
DQ
G
DQ
G
DQ
G
DQ
G
DQP
G
DQ
C
DQ
C
DQ
C
DQ
C
NC
DQ
H
DQ
H
DQ
H
DQ
H
DQP
D
DQ
D
DQ
D
DQ
D
DQ
D
2
DQ
G
DQ
G
DQ
G
DQ
G
DQP
C
DQ
C
DQ
C
DQ
C
DQ
C
NC
DQ
H
DQ
H
DQ
H
DQ
H
DQP
H
DQ
D
DQ
D
DQ
D
DQ
D
3
A
BC
BH
V
SS
V
DDQ
V
SS
V
DDQ
V
SS
V
DDQ
CK
V
DDQ
V
SS
V
DDQ
V
SS
V
DDQ
V
SS
NC
A
TMS
4
E2
BG
BD
NC
V
DDQ
V
SS
V
DDQ
V
SS
V
DDQ
NC
V
DDQ
V
SS
V
DDQ
V
SS
V
DDQ
NC
A
A
TDI
5
ADSP
NC
NC
NC
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
NC
A
A
A
6
ADSC
BW
E1
G
V
DD
ZQ
MCH
MCL
MCL
MCL
FT
MCL
SCD
ZZ
V
DD
LBO
A
A1
A0
7
ADV
A
NC
GW
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
NC
A
A
A
8
E3
BB
BE
NC
V
DDQ
V
SS
V
DDQ
V
SS
V
DDQ
NC
V
DDQ
V
SS
V
DDQ
V
SS
V
DDQ
NC
A
A
TDO
9
A
BF
BA
V
SS
V
DDQ
V
SS
V
DDQ
V
SS
V
DDQ
NC
V
DDQ
V
SS
V
DDQ
V
SS
V
DDQ
V
SS
A
A
TCK
10
DQ
B
DQ
B
DQ
B
DQ
B
DQP
F
DQ
F
DQ
F
DQ
F
DQ
F
NC
DQ
A
DQ
A
DQ
A
DQ
A
DQP
A
DQ
E
DQ
E
DQ
E
DQ
E
11
DQ
B
DQ
B
DQ
B
DQ
B
DQP
B
DQ
F
DQ
F
DQ
F
DQ
F
NC
DQ
A
DQ
A
DQ
A
DQ
A
DQP
E
DQ
E
DQ
E
DQ
E
DQ
E
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
W
11× 19焊球BGA- 14× 22毫米
2
身体1毫米凸块间距
冯： 1.04 4/2005
2/42
2003 ， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
初步
GS8322V18(B/E)/GS8322V36(B/E)/GS8322V72(C)
GS8322V72 209焊球BGA引脚说明
符号
A
0
, A
1
An
DQ
A
DQ
B
DQ
C
DQ
D
DQ
E
DQ
F
DQ
G
DQ
H
B
A
, B
B
B
C
,B
D
B
E
, B
F
, B
G
,B
H
NC
CK
GW
E
1
E
3
E
2
G
ADV
ADSP ， ADSC
ZZ
FT
LBO
SCD
MCH
MCL
BW
ZQ
TMS
TDI
TDO
TCK
I
I
I
I
O
I
TYPE
I
I
描述
地址字段的LSB和地址计数器预置输入。
地址输入
I / O
数据输入和输出引脚
I
I
I
—
I
I
I
I
I
I
I
I
I
I
I
I
I
字节写使能为DQ
A
， DQ
B
的I / O ;低电平有效
字节写使能为DQ
C
， DQ
D
的I / O ;低电平有效
字节写使能为DQ
E
， DQ
F
， DQ
G
， DQ
H
的I / O ;低电平有效
无连接
时钟输入信号;高电平有效
全局写使能，将所有字节;低电平有效
芯片使能;低电平有效
芯片使能;低电平有效
芯片使能;高电平有效
输出使能;低电平有效
突发地址计数器提前实现;低电平有效
地址选通（处理器，高速缓存控制器） ;低电平有效
睡眠模式控制;高电平有效
流过管道或方式;低电平有效
线性突发顺序模式;低电平有效
单周期取消/双循环取消模态控制
必须连接高
必须连接低
字节使能;低电平有效
FLXDrive输出阻抗控制
（低=低阻抗[高驱动器] ，高=高阻抗[低驱动器] ）
扫描测试模式选择
扫描测试数据
扫描测试数据输出
扫描测试时钟
冯： 1.04 4/2005
3/42
2003 ， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
初步
GS8322V18(B/E)/GS8322V36(B/E)/GS8322V72(C)
GS8322V72 209焊球BGA引脚说明（续）
符号
V
DD
V
SS
V
DDQ
TYPE
I
I
I
描述
核心供电
I / O和核心地
输出驱动器电源
冯： 1.04 4/2005
4/42
2003 ， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
初步
GS8322V18(B/E)/GS8322V36(B/E)/GS8322V72(C)
165焊球BGA - X18黎民I / O -顶视图（ E组）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
NC
NC
NC
NC
NC
NC
NC
FT
DQB
DQB
DQB
DQB
DQPb
NC
LBO
2
A
A
NC
DQB
DQB
DQB
DQB
MCL
NC
NC
NC
NC
SCD
NC
A
3
E1
E2
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
4
BB
NC
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A
5
NC
BA
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDI
TMS
6
E3
CK
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
A
A1
A0
7
BW
GW
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDO
TCK
8
ADSC
G
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A
9
ADV
ADSP
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
10
A
A
NC
NC
NC
NC
NC
ZQ
DQA
DQA
DQA
DQA
NC
A
A
11
A
NC
DQPa
DQA
DQA
DQA
DQA
ZZ
NC
NC
NC
NC
NC
A
A
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
11 ×15焊球BGA - 15毫米×17 mm主体， 1.0毫米凸块间距
冯： 1.04 4/2005
5/42
2003 ， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
