GS8180D18D-250/200/167/133/100
165焊球BGA
商用温度
工业级温度
特点
同时读取和写入SigmaQuad 接口
JEDEC标准的引脚和封装
双双数据速率接口
采样数据的时间字节写控制
连拍4的读取和写入
1.8 V + 150 / -100 mV的核心供电
1.5 V或1.8 V HSTL接口
流水线读操作
完全一致的读取和写入管道
ZQ模式引脚可编程输出驱动强度
IEEE 1149.1 JTAG标准的边界扫描
165焊球， 13毫米×15毫米1毫米焊球间距的BGA封装
未来的36MB ， 72MB ， 144MB和器件引脚兼容
无铅165焊球BGA封装
4突发18MB
SigmaQuad SRAM
250兆赫， 100兆赫
1.8 V V
DD
1.8 V或1.5 V的I / O
SigmaQuad SRAM的是在多种配置提供。
有些模仿和提升等同步独立的I / O
的SRAM 。更高的性能SDR （单倍数据速率）突发
第2版还提供。之间的逻辑区别
通过这些RAM所使用的协议，主要取决于对
地址的各种组合爆棚，输出数据
登记，并写出点和结束点。随着通用I / O
家庭SigmaRAMs时， SigmaQuad家族的SRAM的
允许用户在实现该接口协议最适合于
手头的任务。
时序和解决方案
4 SigmaQuad SRAM一阵是同步的设备。它
采用了两个输入寄存器时钟输入，K和K K和K是
独立的单端时钟输入，不差分输入
到单个差分时钟输入缓冲器。该设备还
允许用户操纵的输出寄存器的时钟输入端
准独立的C和C时钟输入。 C和C都
还有独立的单端时钟输入，不差
输入。如果C时钟拉高，在K时钟路由
内火输出寄存器代替。
因为独立的I / O连拍4的RAM总是在传输数据
四包， A0，A1的内部设定为0的第一个读
SigmaRAM 系列概述
GS8180D18构建符合SigmaQuad
SRAM引脚排列标准独立的I / O同步SRAM 。
他们是18874368位（ 18MB ）的SRAM 。这些是第一个在
一个家庭的宽，非常低的电压HSTL I / O设计的SRAM
在实现经济高所需要的速度来操作
高性能网络系统。
参数简介
-250
TKHKH
TKHQV
4.0纳秒
2.1纳秒
-200
5.0纳秒
2.3纳秒
-167
6.0纳秒
2.5纳秒
-133
7.5纳秒
3.0纳秒
-100
10纳秒
3.0纳秒
冯： 2.04 4/2005
1/28
2002年， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
GS8180D18D-250/200/167/133/100
1M ×18 SigmaQuad SRAM的顶视图（ D组）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
TDO
2
MCL / SA
(144Mb)
Q9
NC
D11
NC
Q12
D13
V
REF
NC
NC
Q15
NC
D17
NC
TCK
3
NC / SA
(36Mb)
D9
D10
Q10
Q11
D12
Q13
V
DDQ
D14
Q14
D15
D16
Q16
Q17
SA
4
W
SA
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
SA
SA
5
BW1
NC
SA
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
SA
SA
SA
6
K
K
NC
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
SA
C
C
7
NC
BW0
SA
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
SA
SA
SA
8
R
SA
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
SA
SA
9
SA
NC
NC
NC
NC
NC
NC
V
DDQ
NC
NC
NC
NC
NC
NC
SA
10
MCL / SA
(72Mb)
NC
Q7
NC
D6
NC
NC
V
REF
Q4
D3
NC
Q1
NC
D0
TMS
11
NC
Q8
D8
D7
Q6
Q5
D5
ZQ
D4
Q3
Q2
D2
D1
Q0
TDI
11 ×15焊球BGA - 13× 15平方毫米车身1毫米凸块间距
注意事项：
1.扩展地址： A3为36MB ， A10为72MB ， A2为144MB
2. BW0控制写入D0 ： D8 。 BW1控制写入D9 ： D17 。
3. MCL =必须接低
4.建议H1绑低与未来器件的兼容性。
冯： 2.04 4/2005
2/28
2002年， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
GS8180D18D-250/200/167/133/100
引脚说明表
符号
SA
NC
R
W
BW0–BW1
K
K
C
C
TMS
TDI
TCK
TDO
V
REF
ZQ
MCL
D0–D17
Q0–Q17
V
DD
V
DDQ
V
SS
注意：
NC =不连接到死亡或任何其他引脚
描述
同步地址输入
无连接
同步阅读
同步写
同步字节写入
输入时钟
输入时钟
输出时钟
输出时钟
测试模式选择
测试数据输入
测试时钟输入
测试数据输出
HSTL输入参考电压
输出阻抗匹配输入
必须连接低
同步数据输入
同步数据输出
电源
隔离输出缓冲器供应
电源：地面
TYPE
输入
—
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
产量
输入
输入
—
输入
产量
供应
供应
供应
评论
—
—
低电平有效
低电平有效
低电平有效
高电平有效
低电平有效
高电平有效
低电平有效
—
—
—
—
—
—
—
—
—
1.8 V额定
1.8或1.5 V额定
—
背景
独立的I / O的SRAM ，从系统架构来看，在应用中交替读取和写入有吸引力
需要的。因此， SigmaQuad SRAM接口和真值表进行了优化的交替读取和写入。独立的I / O
SRAM是不受欢迎的应用场合多次读取或需要多写，因为突发读取或写入传输
独立的I / O SRAM可以减少一半的内存带宽。
一个SigmaQuad SRAM可以开始交替序列的读取，并且可以选择读或写写道。为了对于任何单独的
I / O SRAM共享它的两个端口保持运行所有的时间两个端口之间的公共地址， RAM中必须实现
某种突发传输协议。脉冲串必须至少足够长的时间以覆盖相对端口正在接收的时间
对下一步该怎么做说明。在其中的RAM可以接受一个新的随机地址的速率是最根本的性能
度量的RAM 。这三个SigmaQuad的SRAM的支持类似的报告率，因为随机地址率
由RAM的内部性能决定，它们都基于相同的内部电路。之间的差异
不同SigmaQuad的SRAM ，或任何其他独立的I / O的SRAM的真值表，从差异跟随在RAM怎么的
冯： 2.04 4/2005
3/28
2002年， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
GS8180D18D-250/200/167/133/100
接口是人为的，与系统的其余部分交互。操作每种模式都有自己的优点和缺点。该
用户应该考虑工作的性质，以由RAM来实现，以评估哪个版本是最适合于该应用程序
手。
交替读写操作
SigmaQuad的SRAM跟随操作的一些简单的规则。
- 读或写上一个端口发出的命令决不允许中断的另一个端口上进行的操作。
- 读取或写入正在进行数据传输不会中断和重新启动。
- R和W高始终将取消的RAM 。
- 所有的地址，数据和控制输入采样时钟边沿。
为了执行这些规则，每个RAM结合了命令输入的当前状态信息。见真情表
详细信息。
突发的4 SigmaQuad DDR SRAM读
地址输入的状态，W和R引脚采样K. W的每个上升沿和R高的原因，芯片被禁止。低上
的读使杆销，R，开始一个读周期。 R总是被忽略，如果装上一个命令是读命令。该
之后在K时钟的下一个上升沿4得到的数据输出传输开始。数据同步通过的下一个上升沿
的C，C的后，该上升沿， C的下一个上升沿，最后由C的下一个上升沿
突发的4双数据速率SigmaQuad SRAM读一
读了
K
K
地址
R
W
BWX
D
C
C
Q
A
A+1
A+2
A+3
B
B+1
B+2
B+3
D
D+1
D+2
C
C+1
C+2
C+3
E
E+1
A
B
C
D
E
NOP
阅读B
c写的
阅读
写E
NOP
冯： 2.04 4/2005
4/28
2002年， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
GS8180D18D-250/200/167/133/100
突发的4 SigmaQuad DDR SRAM写
地址输入的状态，W和R引脚采样K. W的每个上升沿和R高的原因，芯片被禁止。低上
该写使杆销，W和对读使杆销很高，R，开始写周期。 W被始终忽略如果先前
命令是一个写命令。数据由K，的K之后的上升沿，下一个上升沿的下一个上升沿同步输入
钾，最后由K的下一个上升沿
突发的4双数据速率SigmaQuad SRAM写第一
写一个
K
千巴
地址
RBAR
Wbar
BWX吧
D
C
CBAR
Q
C
C+1
C+2
C+3
D
A
A+1
A+2
A+3
B
B+1
B+2
B+3
B+3
A
B
C
D
NOP
写B
READ C
NOP
阅读
NOP
特殊功能
字节写控制
字节写使能引脚进行采样的数据在采样的同时。高的字节写使能引脚关联
一个特定的字节（例如， BW0控制D0- D8的输入），将抑制该特定字节的存储，留下的任何数据可以是
在存储在该字节位置的当前地址不受干扰。任何或所有字节的写使能引脚可被驱动为高或低
期间在写过程中的采样时间的数据。
各写使能命令和写加载到RAM地址提供的基地址为4拍的数据传输。在X18
版本在RAM中，例如，可以写72位关联地装载每个地址。任何9位字节可在任何被屏蔽
写序。
冯： 2.04 4/2005
5/28
2002年， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
QQ：2881677436 复制
