初步
GS8161V18/36CD-333/300/250
165焊球BGA
商用温度
工业级温度
特点
IEEE 1149.1 JTAG兼容的边界扫描
1.8 V +10 ％ / - 10 ％，核心供电
1.8 V的I / O供电
LBO引脚的直线或交错突发模式
在模式引脚内部输入电阻允许浮动模式引脚
字节写（ BW）和/或全局写（ GW ）的操作
内部自定时写周期
用于便携式应用的自动断电
JEDEC标准的165焊球BGA封装
无铅165焊球BGA封装
1M ×18和512K ×36
18MB同步突发静态存储器
333兆赫， 250兆赫
1.8 V V
DD
1.8 V的I / O
流经/管道读取
的数据输出寄存器中的功能可以由控制
通过FT模式引脚用户（引脚14 ） 。抱着FT模式引脚为低电平
放置在RAM中通过流模式，导致输出数据
绕过数据输出寄存器。控股FT高的地方
在管道模式RAM中，在激活的上升沿触发数据
输出寄存器。
SCD流水线读
该GS8161V18 / 36CD是SCD （单循环取消）
流水线同步SRAM 。 DCD （双循环取消）
版本也可以。 SCD的SRAM管线取消
命令一期比读取命令少。 SCD的RAM开始
在取消指令后立即关闭其输出
已被捕获在所述输入寄存器。
字节写和全局写
通过使用字节写使能进行字节写操作
（BW）的输入与一个或多个单独的字节的写
信号（ Bx的） 。此外，全局写（ GW）是供
写字节写入控制的所有字节在同一时间，不管
输入。
睡眠模式
低功耗（休眠模式）通过断言实现（高）
在ZZ的信号，或通过停止时钟（CK） 。存储器的数据是
在休眠模式下保持不变。
核心和接口电压
该GS8161V18 / 36CD工作在1.8 V电源。所有
输入是1.8 V兼容。单独的输出电源（V
DDQ
）引脚
用于分离从内部电路输出的噪声，并
1.8 V兼容。
功能说明
应用
该GS8161V18 / 36CD是18874368位高性能
同步SRAM与一个2位的猝发地址计数器。虽然
一类最初为2级缓存的应用
支持高性能的CPU ，该装置现在发现
同步SRAM的应用程序，从
DSP总店联网芯片组的支持。
控制
地址，数据的I / O ，芯片使能（ E1 ） ，地址突发控制
输入（ ADSP ， ADSC ， ADV ）和写控制输入（ BX， BW ，
GW）是同步的，并通过一个正边沿被控制
触发时钟输入（CK） 。输出使能（ G）和断电
控制（ ZZ ）是异步输入。脉冲串的周期可以启动
无论是与ADSP或ADSC输入。在连拍模式下，后续的
内部产生并通过控制猝发地址
ADV 。猝发地址计数器可以被配置为计数中
线性或交错为了与线性突发顺序（ LBO ）
输入。连拍功能不需要使用。新地址可以
在每个周期的芯片的性能不会降低加载。
参数简介
-333
管道
3-1-1-1
t
KQ
TCYCLE
CURR
(x18)
CURR
(x32/x36)
t
KQ
TCYCLE
CURR
(x18)
CURR
(x32/x36)
2.5
3.0
375
435
4.5
4.5
280
335
-300
2.5
3.3
335
390
5.0
5.0
230
270
-250
2.5
4.0
280
330
5.5
5.5
210
240
单位
ns
ns
mA
mA
ns
ns
mA
mA
流经
2-1-1-1
冯： 1.01 2/2005
1/28
2004年， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
初步
GS8161V18/36CD-333/300/250
165焊球BGA - X18黎民I / O -顶视图（ D组）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
NC
NC
NC
NC
NC
NC
NC
FT
DQB
DQB
DQB
DQB
DQPb
NC
LBO
2
A
A
NC
DQB
DQB
DQB
DQB
MCL
NC
NC
NC
NC
NC
NC
NC
3
E1
E2
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
4
BB
NC
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A
5
NC
BA
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDI
TMS
6
E3
CK
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
A
A1
A0
7
BW
GW
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDO
TCK
8
ADSC
G
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A
9
ADV
ADSP
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
10
A
A
NC
NC
NC
NC
NC
NC
DQA
DQA
DQA
DQA
NC
A
A
11
A
NC
DQPa
DQA
DQA
DQA
DQA
ZZ
NC
NC
NC
NC
NC
A
A
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
11 ×15焊球BGA - 13毫米×15毫米机身， 1.0毫米凸块间距
冯： 1.01 2/2005
2/28
2004年， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
初步
GS8161V18/36CD-333/300/250
165焊球BGA - X36通用I / O -顶视图（ D组）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
NC
NC
DQPc
DQC
DQC
DQC
DQC
FT
DQD
DQD
DQD
DQD
DQPd
NC
LBO
2
A
A
NC
DQC
DQC
DQC
DQC
MCL
DQD
DQD
DQD
DQD
NC
NC
NC
3
E1
E2
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
4
BC
BD
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A
5
BB
BA
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDI
TMS
6
E3
CK
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
A
A1
A0
7
BW
GW
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDO
TCK
8
ADSC
G
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A
9
ADV
ADSP
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
10
A
A
NC
DQB
DQB
DQB
DQB
NC
DQA
DQA
DQA
DQA
NC
A
A
11
NC
NC
DQPb
DQB
DQB
DQB
DQB
ZZ
DQA
DQA
DQA
DQA
DQPa
A
A
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
11 ×15焊球BGA - 13毫米×15毫米机身， 1.0毫米凸块间距
冯： 1.01 2/2005
3/28
2004年， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
初步
GS8161V18/36CD-333/300/250
GS8161V18 / 36CD 165焊球BGA引脚说明
符号
A
0
, A
1
A
DQ
A
DQ
B
DQ
C
DQ
D
B
A
, B
B
, B
C
, B
D
NC
CK
BW
GW
E
1
E
3
E
2
G
ADV
ADSC ， ADSP
ZZ
FT
LBO
TMS
TDI
TDO
TCK
MCL
V
DD
V
SS
V
DDQ
TYPE
I
I
I / O
I
—
I
I
I
I
I
I
I
I
I
I
I
I
I
I
O
I
—
I
I
I
描述
地址域的LSB和地址计数器的预置输入
地址输入
数据输入和输出引脚
字节写使能为DQ
A
， DQ
B
， DQ
C
， DQ
D
的I / O ;低电平有效
无连接
时钟输入信号;高电平有效
字节写，将所有启用的字节;低电平有效
全局写使能，将所有字节;低电平有效
芯片使能;低电平有效
芯片使能;低电平有效
芯片使能;高电平有效
输出使能;低电平有效
突发地址计数器提前实现;积极l0w
地址选通（处理器，高速缓存控制器） ;低电平有效
睡眠模式控制;高电平有效
流过管道或方式;低电平有效
线性突发顺序模式;低电平有效
扫描测试模式选择
扫描测试数据
扫描测试数据输出
扫描测试时钟
必须连接低
核心供电
I / O和核心地
输出驱动器电源
冯： 1.01 2/2005
4/28
2004年， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
初步
GS8161V18/36CD-333/300/250
GS8161V18 / 36C框图
A0
–
An
注册
D
Q
A0
D0
A1
Q0
D1
Q1
计数器
负载
A0
A1
A
LBO
ADV
CK
ADSC
ADSP
GW
BW
B
A
注册
内存
ARRAY
Q
D
Q
D
注册
D
B
B
Q
36
4
36
注册
D
B
C
Q
Q
注册
D
注册
Q
注册
D
D
B
D
Q
注册
D
Q
E
1
E
2
E
3
注册
D
Q
注册
D
Q
G
掉电
控制
DQx1
–
DQx9
ZZ
注：图中所示为简单起见，只有X36版本。
冯： 1.01 2/2005
5/28
2004年， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
