GS8161E18(T/D)/GS816132(D)/GS816136(T/D)
100引脚TQFP & 165焊球BGA
商用温度
工业级温度
特点
FT引脚用户可配置的过流或管道
手术
双循环取消（ DCD ）的操作
IEEE 1149.1 JTAG兼容的边界扫描
2.5 V或3.3 V +10 ％ / - 10 ％，核心供电
2.5 V或3.3 V的I / O供电
LBO引脚的直线或交错突发模式
在模式引脚内部输入电阻允许浮动模式引脚
默认为交错管道模式
字节写（ BW）和/或全局写（ GW ）的操作
内部自定时写周期
用于便携式应用的自动断电
JEDEC标准的100引脚TQFP和165焊球BGA
套餐
1M ×18 ， 512K ×32 ， 512K ×36
18MB同步突发静态存储器
250兆赫， 133兆赫
2.5 V或3.3 V V
DD
2.5 V或3.3 V的I / O
与线性突发顺序（ LBO ）的输入。连拍功能不需要
被使用。新的地址可以在每个周期装载不
退化的芯片性能。
流经/管道读取
的数据输出寄存器中的功能可以由用户来控制
通过FT模式引脚（引脚14 ） 。抱着FT模式引脚的地方低
的RAM中流动穿通模式，使输出数据绕过数据
输出寄存器。控股FT高处的RAM中的管道模式，
激活的上升沿触发的数据输出寄存器。
DCD流水线读
该GS8161E18 （T / D） / GS8161E32 （ D） / GS8161E36 （T / D）是一种DCD
（双循环取消）流水线同步SRAM 。 SCD （单
循环取消）版本也可以。 DCD的SRAM管道
禁用命令以相同程度的读出命令。 DCD
RAM中保存取消命令，一个完整的周期，然后开始
刚刚经过时钟的第二个上升沿关闭它们的输出。
功能说明
应用
该GS8161E18 （T / D） / GS8161E32 （ D） / GS8161E36 （T / D）是
18874368位高性能同步SRAM与一个2位的
爆地址计数器。虽然一个类型的最初开发用于
2级缓存的应用程序支持高性能的CPU ，在
设备现在发现应用程序中同步SRAM的应用程序，
从DSP总店联网芯片组的支持。
字节写和全局写
通过使用字节写使能（ BW ）进行字节写操作
输入与一个或多个单独的字节的写信号（ Bx的） 。
此外，全局写（ GW ）是可用于写入所有字节在同一
时，无论该字节写入控制输入。
睡眠模式
低功耗（休眠模式）通过断言实现（高）的
在ZZ信号，或者通过停止时钟（CK） 。存储器数据将被保留
在休眠模式下。
控制
地址，数据I / O的芯片使能（E1） ，地址脉冲串控制输入
（ ADSP ， ADSC ， ADV ）和写控制输入（ BX， BW ， GW）是
同步并通过一个正边沿触发的时钟控制
输入端（ CK） 。输出使能（ G）和断电控制（ ZZ ）是
异步输入。突发周期可以与任何ADSP启动
或ADSC输入。在连拍模式下，后续的突发地址
内部产生的并通过ADV控制。突发地址
计数器可以被配置的线性或交织顺序来算
核心和接口电压
该GS8161E18 （T / D） / GS8161E32 （ D） / GS8161E36 （T / D ）操作
2.5 V或3.3 V电源。所有的输入都是3.3 V和2.5 V
兼容。单独的输出电源（V
DDQ
）引脚用于解耦
从内部电路和输出噪声为3.3 V和2.5 V
兼容。
参数简介
-250
管道
3-1-1-1
3.3 V
2.5 V
流经
2-1-1-1
3.3 V
2.5 V
t
KQ
TCYCLE
CURR （ X18 ）
CURR （ X36 ）
CURR （ X18 ）
CURR （ X36 ）
t
KQ
TCYCLE
CURR （ X18 ）
CURR （ X36 ）
CURR （ X18 ）
CURR （ X36 ）
2.5
4.0
280
330
275
320
5.5
5.5
175
200
175
200
-225
2.7
4.4
255
300
250
295
6.0
6.0
165
190
165
190
-200
3.0
5.0
230
270
230
265
6.5
6.5
160
180
160
180
-166
3.4
6.0
200
230
195
225
7.0
7.0
150
170
150
170
-150
3.8
6.7
185
215
180
210
7.5
7.5
145
165
145
165
-133
4.0
7.5
165
190
165
185
8.5
8.5
135
150
135
150
单位
ns
ns
mA
mA
mA
mA
ns
ns
mA
mA
mA
mA
冯： 2.13 11/2004
1/36
1999 ， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
GS8161E18(T/D)/GS816132(D)/GS816136(T/D)
GS8161E18 100引脚TQFP引脚（包T）
V
DDQ
V
SS
NC
NC
DQ
B
DQ
B
V
SS
V
DDQ
DQ
B
DQ
B
FT
V
DD
NC
V
SS
DQ
B
DQ
B
V
DDQ
V
SS
DQ
B
DQ
B
DQP
B
NC
V
SS
V
DDQ
NC
NC
NC
NC
NC
NC
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
1
80
2
79
3
78
4
77
5
76
6
75
7
74
8
73
9
72
1M ×18
10
71
顶视图
11
70
12
69
13
68
14
67
15
66
16
65
17
64
18
63
19
62
20
61
21
60
22
59
23
58
24
57
25
56
26
55
27
54
28
53
29
52
30
51
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
A
A
E
1
A
NC
NC
B
B
B
A
A
V
DD
V
SS
CK
GW
BW
G
ADSC
ADSP
ADV
A
A
A
NC
NC
V
DDQ
V
SS
NC
DQP
A
DQ
A
DQ
A
V
SS
V
DDQ
DQ
A
DQ
A
V
SS
NC
V
DD
ZZ
DQ
A
DQ
A
V
DDQ
V
SS
DQ
A
DQ
A
NC
NC
V
SS
V
DDQ
NC
NC
NC
冯： 2.13 11/2004
LBO
A
A
A
A
A
1
A
0
TMS
TDI
V
SS
V
DD
TDO
TCK
A
A
A
A
A
A
A
2/36
1999 ， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
GS8161E18(T/D)/GS816132(D)/GS816136(T/D)
GS8161E36 100引脚TQFP引脚（包T）
DQP
C
DQ
C
DQ
C
V
DDQ
V
SS
DQ
C
DQ
C
DQ
C
DQ
C
V
SS
V
DDQ
DQ
C
DQ
C
FT
V
DD
NC
V
SS
DQ
D
DQ
D
V
DDQ
V
SS
DQ
D
DQ
D
DQ
D
DQ
D
V
SS
V
DDQ
DQ
D
DQ
D
DQP
D
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
1
80
2
79
3
78
4
77
5
76
6
75
7
74
8
73
9
72
512K ×36
10
71
顶视图
11
70
12
69
13
68
14
67
15
66
16
65
17
64
18
63
19
62
20
61
21
60
22
59
23
58
24
57
25
56
26
55
27
54
28
53
29
52
30
51
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
A
A
E
1
A
B
D
B
C
B
B
B
A
A
V
DD
V
SS
CK
GW
BW
G
ADSC
ADSP
ADV
A
A
DQP
B
DQ
B
DQ
B
V
DDQ
V
SS
DQ
B
DQ
B
DQ
B
DQ
B
V
SS
V
DDQ
DQ
B
DQ
B
V
SS
NC
V
DD
ZZ
DQ
A
DQ
A
V
DDQ
V
SS
DQ
A
DQ
A
DQ
A
DQ
A
V
SS
V
DDQ
DQ
A
DQ
A
DQP
A
LBO
A
A
A
A
A
1
A
0
TMS
TDI
V
SS
V
DD
冯： 2.13 11/2004
3/36
TDO
TCK
A
A
A
A
A
A
A
1999 ， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
GS8161E18(T/D)/GS816132(D)/GS816136(T/D)
TQFP引脚说明
符号
A
0
, A
1
A
DQ
A
DQ
B
DQ
C
DQ
D
NC
BW
B
A
, B
B,
B
C
, B
D
CK
GW
E
1
G
ADV
ADSP ， ADSC
ZZ
TMS
TDI
TDO
TCK
FT
LBO
V
DD
V
SS
V
DDQ
TYPE
I
I
I / O
—
I
I
I
I
I
I
I
I
I
I
I
O
I
I
I
I
I
I
描述
地址域的LSB和地址计数器的预置输入
地址输入
数据输入和输出引脚
无连接
字节写，将所有启用的字节;低电平有效
字节写使能为DQ
A
， DQ
B
数据I / O的;低电平有效
时钟输入信号;高电平有效
全局写使能，将所有字节;低电平有效
芯片使能;低电平有效
输出使能;低电平有效
突发地址计数器提前实现;低电平有效
地址选通（处理器，高速缓存控制器） ;低电平有效
睡眠模式控制;高电平有效
扫描测试模式选择
扫描测试数据
扫描测试数据输出
扫描测试时钟
流过管道或方式;低电平有效
线性突发顺序模式;低电平有效
核心供电
I / O和核心地
输出驱动器电源
冯： 2.13 11/2004
4/36
1999 ， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
GS8161E18(T/D)/GS816132(D)/GS816136(T/D)
165焊球BGA - X18黎民I / O -顶视图（ D组）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
NC
NC
NC
NC
NC
NC
NC
FT
DQB
DQB
DQB
DQB
DQPb
NC
LBO
2
A
A
NC
DQB
DQB
DQB
DQB
MCL
NC
NC
NC
NC
NC
NC
NC
3
E1
E2
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
4
BB
NC
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A
5
NC
BA
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDI
TMS
6
E3
CK
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
A1
A0
7
BW
GW
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDO
TCK
8
ADSC
G
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A
9
ADV
ADSP
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
10
A
A
NC
NC
NC
NC
NC
NC
DQA
DQA
DQA
DQA
NC
A
A
11
A18
NC
DQPa
DQA
DQA
DQA
DQA
ZZ
NC
NC
NC
NC
NC
A17
A
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
11 ×15焊球BGA - 13毫米×15毫米机身， 1.0毫米凸块间距
冯： 2.13 11/2004
5/36
1999 ， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
GS8161E18(T/D)/GS816132(D)/GS816136(T/D)
100引脚TQFP & 165焊球BGA
商用温度
工业级温度
特点
FT引脚用户可配置的过流或管道
手术
双循环取消（ DCD ）的操作
IEEE 1149.1 JTAG兼容的边界扫描
2.5 V或3.3 V +10 ％ / - 10 ％，核心供电
2.5 V或3.3 V的I / O供电
LBO引脚的直线或交错突发模式
在模式引脚内部输入电阻允许浮动模式引脚
默认为交错管道模式
字节写（ BW）和/或全局写（ GW ）的操作
内部自定时写周期
用于便携式应用的自动断电
JEDEC标准的100引脚TQFP和165焊球BGA
套餐
1M ×18 ， 512K ×32 ， 512K ×36
18MB同步突发静态存储器
250兆赫， 133兆赫
2.5 V或3.3 V V
DD
2.5 V或3.3 V的I / O
与线性突发顺序（ LBO ）的输入。连拍功能不需要
被使用。新的地址可以在每个周期装载不
退化的芯片性能。
流经/管道读取
的数据输出寄存器中的功能可以由用户来控制
通过FT模式引脚（引脚14 ） 。抱着FT模式引脚的地方低
的RAM中流动穿通模式，使输出数据绕过数据
输出寄存器。控股FT高处的RAM中的管道模式，
激活的上升沿触发的数据输出寄存器。
DCD流水线读
该GS8161E18 （T / D） / GS8161E32 （ D） / GS8161E36 （T / D）是一种DCD
（双循环取消）流水线同步SRAM 。 SCD （单
循环取消）版本也可以。 DCD的SRAM管道
禁用命令以相同程度的读出命令。 DCD
RAM中保存取消命令，一个完整的周期，然后开始
刚刚经过时钟的第二个上升沿关闭它们的输出。
功能说明
应用
该GS8161E18 （T / D） / GS8161E32 （ D） / GS8161E36 （T / D）是
18874368位高性能同步SRAM与一个2位的
爆地址计数器。虽然一个类型的最初开发用于
2级缓存的应用程序支持高性能的CPU ，在
设备现在发现应用程序中同步SRAM的应用程序，
从DSP总店联网芯片组的支持。
字节写和全局写
通过使用字节写使能（ BW ）进行字节写操作
输入与一个或多个单独的字节的写信号（ Bx的） 。
此外，全局写（ GW ）是可用于写入所有字节在同一
时，无论该字节写入控制输入。
睡眠模式
低功耗（休眠模式）通过断言实现（高）的
在ZZ信号，或者通过停止时钟（CK） 。存储器数据将被保留
在休眠模式下。
控制
地址，数据I / O的芯片使能（E1） ，地址脉冲串控制输入
（ ADSP ， ADSC ， ADV ）和写控制输入（ BX， BW ， GW）是
同步并通过一个正边沿触发的时钟控制
输入端（ CK） 。输出使能（ G）和断电控制（ ZZ ）是
异步输入。突发周期可以与任何ADSP启动
或ADSC输入。在连拍模式下，后续的突发地址
内部产生的并通过ADV控制。突发地址
计数器可以被配置的线性或交织顺序来算
核心和接口电压
该GS8161E18 （T / D） / GS8161E32 （ D） / GS8161E36 （T / D ）操作
2.5 V或3.3 V电源。所有的输入都是3.3 V和2.5 V
兼容。单独的输出电源（V
DDQ
）引脚用于解耦
从内部电路和输出噪声为3.3 V和2.5 V
兼容。
参数简介
-250
管道
3-1-1-1
3.3 V
2.5 V
流经
2-1-1-1
3.3 V
2.5 V
t
KQ
TCYCLE
CURR （ X18 ）
CURR （ X36 ）
CURR （ X18 ）
CURR （ X36 ）
t
KQ
TCYCLE
CURR （ X18 ）
CURR （ X36 ）
CURR （ X18 ）
CURR （ X36 ）
2.5
4.0
280
330
275
320
5.5
5.5
175
200
175
200
-225
2.7
4.4
255
300
250
295
6.0
6.0
165
190
165
190
-200
3.0
5.0
230
270
230
265
6.5
6.5
160
180
160
180
-166
3.4
6.0
200
230
195
225
7.0
7.0
150
170
150
170
-150
3.8
6.7
185
215
180
210
7.5
7.5
145
165
145
165
-133
4.0
7.5
165
190
165
185
8.5
8.5
135
150
135
150
单位
ns
ns
mA
mA
mA
mA
ns
ns
mA
mA
mA
mA
冯： 2.13 11/2004
1/36
1999 ， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
GS8161E18(T/D)/GS816132(D)/GS816136(T/D)
GS8161E18 100引脚TQFP引脚（包T）
V
DDQ
V
SS
NC
NC
DQ
B
DQ
B
V
SS
V
DDQ
DQ
B
DQ
B
FT
V
DD
NC
V
SS
DQ
B
DQ
B
V
DDQ
V
SS
DQ
B
DQ
B
DQP
B
NC
V
SS
V
DDQ
NC
NC
NC
NC
NC
NC
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
1
80
2
79
3
78
4
77
5
76
6
75
7
74
8
73
9
72
1M ×18
10
71
顶视图
11
70
12
69
13
68
14
67
15
66
16
65
17
64
18
63
19
62
20
61
21
60
22
59
23
58
24
57
25
56
26
55
27
54
28
53
29
52
30
51
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
A
A
E
1
A
NC
NC
B
B
B
A
A
V
DD
V
SS
CK
GW
BW
G
ADSC
ADSP
ADV
A
A
A
NC
NC
V
DDQ
V
SS
NC
DQP
A
DQ
A
DQ
A
V
SS
V
DDQ
DQ
A
DQ
A
V
SS
NC
V
DD
ZZ
DQ
A
DQ
A
V
DDQ
V
SS
DQ
A
DQ
A
NC
NC
V
SS
V
DDQ
NC
NC
NC
冯： 2.13 11/2004
LBO
A
A
A
A
A
1
A
0
TMS
TDI
V
SS
V
DD
TDO
TCK
A
A
A
A
A
A
A
2/36
1999 ， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
GS8161E18(T/D)/GS816132(D)/GS816136(T/D)
GS8161E36 100引脚TQFP引脚（包T）
DQP
C
DQ
C
DQ
C
V
DDQ
V
SS
DQ
C
DQ
C
DQ
C
DQ
C
V
SS
V
DDQ
DQ
C
DQ
C
FT
V
DD
NC
V
SS
DQ
D
DQ
D
V
DDQ
V
SS
DQ
D
DQ
D
DQ
D
DQ
D
V
SS
V
DDQ
DQ
D
DQ
D
DQP
D
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
1
80
2
79
3
78
4
77
5
76
6
75
7
74
8
73
9
72
512K ×36
10
71
顶视图
11
70
12
69
13
68
14
67
15
66
16
65
17
64
18
63
19
62
20
61
21
60
22
59
23
58
24
57
25
56
26
55
27
54
28
53
29
52
30
51
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
A
A
E
1
A
B
D
B
C
B
B
B
A
A
V
DD
V
SS
CK
GW
BW
G
ADSC
ADSP
ADV
A
A
DQP
B
DQ
B
DQ
B
V
DDQ
V
SS
DQ
B
DQ
B
DQ
B
DQ
B
V
SS
V
DDQ
DQ
B
DQ
B
V
SS
NC
V
DD
ZZ
DQ
A
DQ
A
V
DDQ
V
SS
DQ
A
DQ
A
DQ
A
DQ
A
V
SS
V
DDQ
DQ
A
DQ
A
DQP
A
LBO
A
A
A
A
A
1
A
0
TMS
TDI
V
SS
V
DD
冯： 2.13 11/2004
3/36
TDO
TCK
A
A
A
A
A
A
A
1999 ， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
GS8161E18(T/D)/GS816132(D)/GS816136(T/D)
TQFP引脚说明
符号
A
0
, A
1
A
DQ
A
DQ
B
DQ
C
DQ
D
NC
BW
B
A
, B
B,
B
C
, B
D
CK
GW
E
1
G
ADV
ADSP ， ADSC
ZZ
TMS
TDI
TDO
TCK
FT
LBO
V
DD
V
SS
V
DDQ
TYPE
I
I
I / O
—
I
I
I
I
I
I
I
I
I
I
I
O
I
I
I
I
I
I
描述
地址域的LSB和地址计数器的预置输入
地址输入
数据输入和输出引脚
无连接
字节写，将所有启用的字节;低电平有效
字节写使能为DQ
A
， DQ
B
数据I / O的;低电平有效
时钟输入信号;高电平有效
全局写使能，将所有字节;低电平有效
芯片使能;低电平有效
输出使能;低电平有效
突发地址计数器提前实现;低电平有效
地址选通（处理器，高速缓存控制器） ;低电平有效
睡眠模式控制;高电平有效
扫描测试模式选择
扫描测试数据
扫描测试数据输出
扫描测试时钟
流过管道或方式;低电平有效
线性突发顺序模式;低电平有效
核心供电
I / O和核心地
输出驱动器电源
冯： 2.13 11/2004
4/36
1999 ， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
GS8161E18(T/D)/GS816132(D)/GS816136(T/D)
165焊球BGA - X18黎民I / O -顶视图（ D组）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
NC
NC
NC
NC
NC
NC
NC
FT
DQB
DQB
DQB
DQB
DQPb
NC
LBO
2
A
A
NC
DQB
DQB
DQB
DQB
MCL
NC
NC
NC
NC
NC
NC
NC
3
E1
E2
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
4
BB
NC
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A
5
NC
BA
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDI
TMS
6
E3
CK
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
A1
A0
7
BW
GW
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDO
TCK
8
ADSC
G
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A
9
ADV
ADSP
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
10
A
A
NC
NC
NC
NC
NC
NC
DQA
DQA
DQA
DQA
NC
A
A
11
A18
NC
DQPa
DQA
DQA
DQA
DQA
ZZ
NC
NC
NC
NC
NC
A17
A
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
11 ×15焊球BGA - 13毫米×15毫米机身， 1.0毫米凸块间距
冯： 2.13 11/2004
5/36
1999 ， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
QQ：2880707522 复制
