GC5018
8通道宽带接收机
SLWS169A - 2005年5月 - 修订2005年11月
www.ti.com
信号的输入数据被锁存到使用匹配的外部时钟信号adcclk_a /二/三/ d的8级FIFO中。
信号数据从一个门RXCLK同步输出FIFO的(在GC5018接收部分的时钟) 。该FIFO
允许adcclk_a / B / C / D和RXCLK之间的任意相位关系。的频率关系是
通过编程配置授权。
测试和噪声发生器可以提供测试序列或者添加噪声与输入信号的数据。试验
序列,当与校验和发电机相结合,对于初始基板的调试或上电有用
自检。
对于需要接收脱敏应用中,噪声发生器可以增加噪声的输入数据
流。
许多内部芯片的信号可以被路由到testbus用于评估和调试目的。当
testbus被启用时, rxin_c和rxin_d端口驱动作为数字输出。
每四个输出到DDC通道包括164个样本的延迟线路。
程序设计
变量
ssel_ddc (2 :0)
offset_bin_X
msb_pos_X (2 :0)
描述
选择同步源DDC数据输入多路复用器和混频器。这台同步源DDC输入时钟
产生和同步所有的DDC通道。
清除时,选择偏移二进制输入设定的时候, 2的补码输入。 X = { A,B, C,D}
标识ADC的最高位的连接位置。的{ 0..7 }编程值对应于MSB在{ rxin_x_15 ..
rxin_x_8 } 。 X = { A,B, C,D}
3.1.1
接收FIFO
接收FIFO包括一个8级存储器和2中的计数器生成的输入的写指针和
输出的读指针。当FIFO接收到同步信号时,输入和输出指针被初始化
四个样品的同一个写读指针的偏移量。从rxin_X输入样本(写入)的时钟与
adcclk_X输入时钟的上升沿,并且在每个时钟上升沿输入指针前进。产量
样品(读)和输出指针的时钟与RXCLK输入信号的上升沿,由划分
控制寄存器:加载到RATE_SEL ( 0 1 )编程设定的采样率。
程序设计
变量
描述
当设置,绕过输入FIFO和输入数据使用RXCLK直接锁定。当清零,输入数据
锁定使用adcclk_a / B / C / D输入。
选择同步源FIFO状态机。这个同步信号初始化FIFO的输入和输出
指针。
这个选择FIFO的输入和输出速率; { RXCLK , RXCLK / 2 , RXCLK / 4或RXCLK / 8 } 。例如,用RXCLK在
153.6MHz ,分别为adcclk_a /二/三/天153.6 , 76.8 , 38.4或19.2MHz的设置RATE_SEL为0 ,1,2或3 。
设置时, rxin_a和rxin_b FIFO的输入和输出指针同步,支持复杂的输入
信号。
设置时, rxin_c和rxin_d FIFO的输入和输出指针同步,支持复杂的输入
信号。
adc_fifo_bypass
ssel_adc_fifo (2 :0)
RATE_SEL (1: 0)
adc_fifo_strap_ab
adc_fifo_strap_cd
4
接收数字信号处理