GC3011A 3.3V数字重采样
SLWS136A
2.0
功能说明
制造的0.5微米CMOS技术中， GC3011A芯片是一种通用数字
重新采样器芯片设计成通过一个分数精确地减小输入数据流的采样率
量范围从1.0降至0.25 。该芯片包括一个内插控制块，一个多芯片
同步和偏置电路，一个15抽头的内插滤波器，一个16字输出FIFO存储器的输出
时钟发生器和一个插比率锁定环路（ RLL）的电路。此外，输出多路转换器
电路允许用户直接绕过FIFO和输出再采样的采样。控制接口
允许用户设置的重采样模式，采样率和输出的时钟模式。
多芯片同步和偏置电路允许多个GC3011A芯片在一个同步
主/从配置。该电路的偏置部分允许每个芯片的内插的延迟偏移
通过相对于另一片的固定量。
该GC3011A芯片接受高达100 MHz的输入速度。
该芯片可以在一个固定的重采样模式，其中用户指定了希望的输出速率进行操作，
或芯片可被配置成适应所述重新采样速率以匹配外部提供的输出时钟。该
重新采样的数据可以输出同步于输入时钟或可以输出同步的输出
时钟。当输出同步于输入时钟的样品都伴随着一个数据有效标记，以
指示哪些样品是有效的，这是无效的。当输出同步输出时钟的
芯片采用内部16字FIFO来平滑数据。所述输出时钟可以由外部提供，或者可以
使用内部振荡器，该振荡器被锁定到再取样的数据速率在芯片内部产生。
该芯片不提供任何抗混叠滤波。之前，用户必须bandlimit输入信号
被下采样了GC3011A芯片。该GC2011A数字滤波器芯片可以用于此目的。
分数采样可以通过使用GC2011A数字滤波器芯片向上采样来实现
由两个因素的信号之前，由GC3011A下采样。
在芯片上提供了诊断电路，以简化系统的调试和维护。
在芯片上的微处理器兼容总线接收的配置和控制信息
由一个8位数据I / O端口，一个4位的地址端口，一个读/写位，和一个控制选择选通的。该
芯片的16个控制寄存器（各8比特）的存储器映射到控制端口的4位地址空间。
2.1
控制界面
该芯片是通过写控制信息输入到芯片内16控制寄存器配置。
这些控制寄存器以及如何使用它们的内容在第4.0节中描述。寄存器是
从使用写入或读出
C [ 0 ： 7 ] ， A [ 0 ： 3 ] ， RE ， WE ，
和
CE
销。每一个控制寄存器已
芯片内分配一个唯一的地址。一个外部处理器（微处理器，计算机，或DSP
芯片），可以通过设置写入寄存器
A[0:3]
到所需的寄存器的地址，在设置
CE
引脚为低电平，设置
C[0:7]
到所需的值，然后脉冲
WE
低。
RE
必须保持高
德州仪器
-2-
本文件包含可在任何时候更改，恕不另行通知信息
QQ：2881677436 复制
