GAL26V12
高性能ê
2
CMOS PLD
通用阵列逻辑
TM
特点
高性能ê
2
CMOS
技术
- 7.5 ns的最大传播延迟
- 最大频率= 142.8兆赫
- 4.5 ns最大时钟输入到数据输出
- TTL兼容的16 mA输出
- UltraMOS
先进的CMOS技术
低功耗CMOS
- 90 mA典型电流Icc
电子电池技术
- 可重构逻辑
- 可编程细胞
- 100％测试/保证100 ％的收益率
- 高速电擦除（ <100ms ）
- 20年的数据保存
十二个输出逻辑宏单元
- 最大的灵活性，复杂的逻辑设计
预载和上电寄存器复位
- 100 ％的功能可测性
应用程序包括：
- DMA控制
- 状态机控制
- 高速图形处理
- 标准逻辑速度提升
用于识别电子签名
输入
2
功能框图
I / CLK 1
预设
输入
8
输入
8
输入
10
INPUT / CLK 2
12
输入
OLMC 0
OLMC 1
I / O / Q
I / O / Q
OLMC 2
I / O / Q
可编程
与阵
(150X52)
OLMC 3
14
I / O / Q
输入
OLMC 4
16
I / O / Q
输入
OLMC 5
16
I / O / Q
输入
OLMC 6
14
I / O / Q
输入
12
输入
10
输入
8
OLMC 7
I / O / Q
OLMC 8
OLMC 9
I / O / Q
I / O / Q
OLMC 10
8
I / O / Q
描述
该GAL26V12 ，在7.5ns最大传播延迟时间，COM的
bines高性能CMOS工艺与电Eras-
能（E
2
）浮栅技术，可提供最高perform-
ANCE市场上现有的任何26V12设备。 ê
2
技
术提供高速（ <100ms ）擦除时间，提供的能力
重新编程或快速而有效地重新配置设备。
通用架构提供了最大的设计灵活性
使输出逻辑宏单元（ OLMC ）被配置
该用户。该GAL26V12完全功能/熔丝图/参数
与其他26V12设备兼容。
独特的测试电路和可编程细胞允许完成
交流，直流，并在制造过程中进行功能测试。其结果，
格子是能够保证100％的现场可编程性和
所有GAL功能
产品。莱迪思还保证100
擦除/重写周期。
输入
OLMC 11
RESET
I / O / Q
包图
DIP
PLCC
I/CLK2
I
I
I/CLK1
I
I / O / Q
I / O / Q
I/CLK1
I
I
I/CLK2
I
1
28
I
I / O / Q
I / O / Q
I / O / Q
I
I
4
2
28
26
25
I
I
VCC
I
I
I
I
5
I / O / Q
I / O / Q
I / O / Q
I / O / Q
GND
I / O / Q
I / O / Q
I
VCC
I
I
I
I
I
I
I
7
GAL
26V12
21
I / O / Q
I / O / Q
I / O / Q
GND
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
7
GAL26V12
顶视图
23
9
21
11
12
14
16
19
18
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I
I
I
14
15
I / O / Q
版权所有2000莱迪思半导体公司GAL ，E
2
CMOS和UltraMOS注册莱迪思半导体公司通用阵列逻辑商标是格Semiconduc-的商标。
此器公司的规格如有变更，恕不另行通知。
莱迪思半导体股份有限公司， 5555 N.E.穆尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 U.S.A.
电话： （ 503 ） 268-8000 ，或致电1-800- LATTICE ;传真（ 503 ） 268-8556
2000年11月
特定网络阳离子
GAL26V12
输出逻辑宏单元（ OLMC ）
该GAL26V12具有可变数目的每乘积项
OLMC 。十可用OLMCs ，四OLMCs访问
八个乘积项（引脚15 ， 16 ， 26和27 ） ，二者有10的精良
UCT条款（引脚17和25 ） ，二者有12项产品（销
18和24 ） ，二者有14项产品（引脚19和23 ） ，以及
2 OLMCs有16项产品（引脚20和22） 。在AD-
DITION为逻辑可用的产品来看，每个OLMC有
其他产品长期致力于输出使能控制。
每个OLMC的输出极性可单独编程
是真还是反转，在任何组合或注册模式。
这允许每个输出被单独配置为
高电平或低电平有效。
在注册模式配置的时钟源
寄存器可以选择。这两个时钟选项， CLK1和CLK2 ，
分别从输入端1脚和4脚起源。
该GAL26V12有一个产品期限为异步重置（ AR ）
和一个乘积项为同步预置（SP）。这两个
产品条款适用于所有注册OLMCs 。在异步
异步的复位将所有寄存器设为零，任何时候这个专用
乘积项被置位。同步预置设定所有稳压
存器到逻辑1的下一个时钟脉冲的上升沿后
该产品期限为有效。
注： AR和SP产品条款将迫使Q输出
触发器的极性变成相同的状态，而不管
输出。因此，在复位操作，这将寄存器输出
到零，可能会导致无论是高或低，在输出引脚
取决于所选择的引脚的极性。
AR
D
Q
CLK1/
CLK2
SP
2比1
MUX
Q
4到1
MUX
GAL26V12输出逻辑宏单元（ OLMC ）
输出逻辑宏单元配置
每个GAL26V12的大电池具有两个主要功能
tional模式：注册，和组合的I / O 。该模式和
的输出的极性由四个结构位（S0， S1，S2和设置
S3）中，这是由逻辑编译器通常控制。每
这两种主要模式，并在需要启用位设置的
其中，介绍如下，并在下面的页面上。
注册方式
在注册模式下，输出引脚与个人相关的
OLMC是由OLMC的D型触发器的Q输出驱动。
在销的输出信号的逻辑极性可以通过选择
指定输出缓冲区驱动或者真（高电平有效）或
倒置（低有效）。输出三态控制可作为IN-
个别的乘积项为每个OLMC ，并因此可以被去
由逻辑方程罚款。
有两种选择注册模式的反馈 -
- 内部/ Q反馈和I / O引脚的反馈。该D触发器的/ Q
输出被反馈到与阵列中，同时与真实的COM
二进制补码作为输入到与门阵列的反馈。
同样的I / O引脚既真实和补充输入反馈
到AND阵列。将得到的极性取决于输入
极性选择以及注册的I / O输出极性
配置。
组合模式
在组合模式下的引脚与个人相关的OLMC
由加和项门的输出驱动。的逻辑极性
在引脚输出信号可以通过指定被选择的
输出缓冲器驱动器要么真（高电平有效）或反转（低电平有效） 。
输出三态控制可作为一个单独的产品，长期
对于每个输出，并且可以单独地由编译器如
任一“开” （专用输出）， “关”（专用输入） ，或“产品 -
长期驱动“ （动态I / O） 。
在组合模式也有两种选择反馈。
第一个选项反馈到与阵列是由I / O引脚
输出缓冲区的一侧。两种极性的（真实和倒）
销被反馈到与阵列。第二个选项是驱动
从/埋寄存器的Q反馈。此选项提供
与注册该反馈的能力的组合输出
同样地组合输出。
3
QQ：2880707522 复制
