特定网络阳离子
GAL22V10
GAL22V10
高性能ê
2
CMOS PLD
通用阵列逻辑
特点
高性能ê
2
CMOS
技术
- 4 ns最大传播延迟
- 最大频率= 250 MHz的
- 3.5 ns最大时钟输入到数据输出
- UltraMOS
先进的CMOS技术
ACTIVE PULL -UPS上的所有引脚
I
功能框图
I / CLK
RESET
8
OLMC
I / O / Q
I
10
OLMC
I / O / Q
兼容标准22V10器件
- 全功能/熔丝图/参数兼容
与双极和UVCMOS 22V10设备
50 ％至75 ％降低功耗双极VERSUS
- 90毫安的Icc典型的低功耗器件
- 上季度电力设备45毫安典型电流Icc
E
2
电池技术
- 可重构逻辑
- 可编程细胞
- 100％测试/ 100 ％的收益率
- 高速电擦除（ <100ms ）
- 20年的数据保存
TEN输出逻辑宏单元
- 最大的灵活性，复杂的逻辑设计
预载和上电寄存器复位
- 100 ％的功能可测性
应用程序包括：
- DMA控制
- 状态机控制
- 高速图形处理
- 标准逻辑速度提升
用于识别电子签名
ESCRIPTION
12
I
OLMC
I / O / Q
可编程
与阵
(132X44)
14
OLMC
I
I / O / Q
16
OLMC
I
I / O / Q
I
16
OLMC
I / O / Q
I
14
OLMC
I / O / Q
I
12
OLMC
I / O / Q
I
10
OLMC
I / O / Q
I
8
OLMC
I / O / Q
I
预设
描述
该GAL22V10 ，在4ns的最大传播延迟时间，联合收割机
高性能CMOS工艺与电可擦除（E
2
)
浮栅技术，提供最高性能的可用性
能够在市场上的任何22V10设备。 CMOS电路允许
时相比， GAL22V10消耗少得多的功率
双极22V10设备。 ê
2
技术提供高速（ <100ms ）
擦除时间，提供重新编程或重新配置的能力
装置快速，高效。
通用架构提供了最大的设计灵活性
使输出逻辑宏单元（ OLMC ）被配置
该用户。该GAL22V10完全功能/熔丝图/参数的COM
兼容标准双极型和CMOS 22V10设备。
独特的测试电路和可编程细胞允许完全的交流，
直流电，并且在制造过程中进行功能测试。其结果是， Lat-
蒂斯半导体提供100％的现场可编程性和功能
族体的所有GAL的产品。此外， 100擦除/写周期，
在超过20年的数据保存指定。
引脚配置
DIP
PLCC
I / CLK
I / O / Q
I / O / Q
VCC
I
I
NC
I / CLK
I
I
25
I / O / Q
I / O / Q
1
24
VCC
I / O / Q
I / O / Q
4
I
I
I
NC
I
I
I
11
12
I
I
2
28
26
5
I
I
I
6
7
23
I / O / Q
NC
GAL
22V10
18
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
GAL22V10
9
顶视图
14
GND
NC
21
I / O / Q
I / O / Q
I
I
I
I
I
GND
12
16
I
I / O / Q
19
18
I / O / Q
I / O / Q
13
I
版权所有2000莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com
2000年8月
22v10_06
1
特定网络阳离子
GAL22V10
GAL22V10订购信息
商业级产品规格
TPD （ NS ）
4
5
TSU （ NS ）
2.5
3
的Tco （纳秒）
3.5
4
ICC （MA ）
140
140
150
GAL22V10D-4LJ
GAL22V10D-5LJ
GAL22V10C-5LJ
GAL22V10D-7LP
GAL22V10C-7LP
订购＃
包
28引脚PLCC
28引脚PLCC
28引脚PLCC
24引脚塑料DIP
24引脚塑料DIP
28引脚PLCC
24引脚塑料DIP
28引脚PLCC
24引脚塑料DIP
28引脚PLCC
24引脚塑料DIP
28引脚PLCC
24引脚塑料DIP
28引脚PLCC
24引脚塑料DIP
28引脚PLCC
24引脚塑料DIP
28引脚PLCC
24引脚塑料DIP
28引脚PLCC
7.5
4.5
5
4.5
6.5
4.5
4.5
4.5
5
140
140
140
140
140
GAL22V10D - 7LJ或GAL22V10C - 7LJ
GAL22V10B-7LP
GAL22V10B-7LJ
GAL22V10D-10QP
GAL22V10D-10QJ
GAL22V10D - 10LP ， GAL22V10C - 10LP或GAL22V10B - 10LP
GAL22V10D - 10LJ ， GAL22V10C - 10LJ或GAL22V10B - 10LJ
GAL22V10D - 15QP或GAL22V10B - 15QP
GAL22V10D - 15QJ或GAL22V10B ， 15QJ
GAL22V10D - 15LP或GAL22V10B - 15LP
GAL22V10D - 15LJ或GAL22V10B - 15LJ
GAL22V10D - 25QP或GAL22V10B - 25QP
GAL22V10D - 25QJ或GAL22V10B ， 25QJ
GAL22V10D - 25LP或GAL22V10B - 25LP
GAL22V10D - 25LJ或GAL22V10B - 25LJ
10
7
7
55
55
130
130
15
10
8
55
55
130
130
25
15
15
55
55
90
90
工业级规格
TPD （ NS ）
7.5
TSU （ NS ）
5
4.5
的Tco （纳秒）
4.5
4.5
7
ICC （MA ）
160
160
160
160
订购＃
GAL22V10D - 7LPI或GAL22V10C ， 7LPI
GAL22V10D - 7LJI或GAL22V10C ， 7LJI
GAL22V10D - 10LPI或GAL22V10C ， 10LPI
GAL22V10D - 10LJI或GAL22V10C ， 10LJI
GAL22V10D - 15LPI或GAL22V10B ， 15LPI
GAL22V10D - 15LJI或GAL22V10B ， 15LJI
GAL22V10D - 20LPI或GAL22V10B ， 20LPI
GAL22V10D - 20LJI或GAL22V10B ， 20LJI
GAL22V10D - 25LPI或GAL22V10B ， 25LPI
GAL22V10D - 25LJI或GAL22V10B ， 25LJI
包
24引脚塑料DIP
28引脚PLCC
24引脚塑料DIP
28引脚PLCC
24引脚塑料DIP
28引脚PLCC
24引脚塑料DIP
28引脚PLCC
24引脚塑料DIP
28引脚PLCC
10
7
15
10
8
150
150
20
14
10
150
150
25
15
15
150
150
产品编号说明
XXXXXXXX
_
XX
X X X
GAL22V10D
设备名称
GAL22V10C
GAL22V10B
速度快（纳秒）
L =低功耗
动力
Q =季度电力
GRADE
空白=商业
I =工业
包
P =塑料DIP
J = PLCC
2
特定网络阳离子
GAL22V10
输出逻辑宏单元（ OLMC ）
该GAL22V10的具有可变数量的每OLMC乘积项。
十可用OLMCs ，二OLMCs访问8
产品条款（引脚14和23 ， DIP引脚排列） ，二者有10产品
条款（引脚15和22 ） ，二者有12项产品（引脚16和
21 ），两个具有14个乘积项（管脚17和20） ，和两个
OLMCs有16项产品（引脚18和19 ） 。此外
可用逻辑产品而言，每个OLMC有一个附加
tional产品长期致力于输出使能控制。
每个OLMC的输出极性可单独编程
是真还是反转，在任何组合或注册模式。
这允许每个输出被单独配置为有源
高或低电平有效。
该GAL22V10有一个产品期限为异步重置（ AR ）
和一个乘积项为同步预置（SP）。这两个的精良
UCT条款适用于所有注册OLMCs 。异步
复位后，所有寄存器为零的任何时间这个专用名词的产品
为有效。同步预设将所有寄存器逻辑
1上的下一个时钟脉冲的这个乘积项后的上升沿
为有效。
注： AR和SP产品条款将迫使的Q输出
触发器的输出的极性变成相同的状态无关。
因此，在复位操作中，该寄存器输出设置到零，
可能会导致无论是高或低的输出管脚，这取决于
该引脚极性选择。
A R
D
Q
CLK
SP
Q
4到1
MUX
2比1
MUX
GAL22V10输出逻辑宏单元（ OLMC ）
输出逻辑宏单元配置
每个GAL22V10的大电池具有两个主要功能
模式：注册，和组合的I / O 。的模式和
输出极性是由两个比特（SO和S1 ），它们通常被设置
由逻辑编译器进行控制。每两个主模式，
并且需要使它们的位设置，如下所述
和下页。
注册
在注册模式下，输出引脚与个人相关的
OLMC是由OLMC的D型触发器的Q输出驱动。
在销的输出信号的逻辑极性可以通过选择
指定输出缓冲区驱动或者真（高电平有效）或
倒置（低有效）。输出三态控制可作为IN-
个别的乘积项为每个OLMC ，并因此可以被定义
通过一个逻辑方程。该D触发器的/ Q输出被反馈到
与阵列，同时与真实的反馈补
可作为输入到与门阵列。
注：在注册模式下，反馈是的/ Q输出
寄存器，并且不从销;因此，一个销定义为稳压
istered只有一个输出端，并且不能用于动态
I / O ，如可以在组合引脚。
组合I / O
在组合模式下的引脚与个人相关的OLMC
由加和项门的输出驱动。的逻辑极性
在引脚输出信号可以通过指定的输出被选择
缓冲驱动要么真（高电平有效）或反转（低电平有效） 。输出
把三态控制可作为一个单独的产品，期限为
每个输出，并且可以单独地由编译器置位为
“开” （专用输出）， “关”（专用输入） ，或“产品 - 术语
驱动“ （动态I / O） 。反馈到与阵列是从销
输出端启用缓冲区。两极（真和倒）
销的被反馈到与阵列。
3
QQ：2880707522 复制
