Ne
Tolew 5V
INP咆哮
在22Luts
V10
D
特点
高性能ê
2
CMOS
技术
- 4 ns最大传播延迟
- 最大频率= 250 MHz的
- 3 ns最大时钟输入到数据输出
- UltraMOS
先进的CMOS技术
3.3V低电压22V10建筑
- JEDEC兼容3.3V接口标准
- 5V兼容输入
- I / O接口方面采用标准5V TTL器件
(GAL22LV10C)
ACTIVE PULL -UPS上的所有引脚（ GAL22LV10D ）
E
2
电池技术
- 可重构逻辑
- 可编程细胞
- 100％测试/ 100 ％的收益率
- 高速电擦除（ <100ms ）
- 20年的数据保存
TEN输出逻辑宏单元
- 最大的灵活性，复杂的逻辑设计
- 可编程输出极性
下载所有的寄存器和上电复位
- 100 ％的功能可测性
应用程序包括：
- 胶逻辑的3.3V系统
- DMA控制
- 状态机控制
- 高速图形处理
- 标准逻辑速度提升
用于识别电子签名
I
I
GAL22LV10
低电压E
2
CMOS PLD
通用阵列逻辑
功能框图
I / CLK
RESET
8
OLMC
I / O / Q
I
10
OLMC
I
12
I / O / Q
I
OLMC
I / O / Q
可编程
与阵
(132X44)
14
OLMC
I / O / Q
16
OLMC
I
I / O / Q
I
16
OLMC
I / O / Q
I
14
OLMC
I / O / Q
I
12
OLMC
I / O / Q
I
10
OLMC
I / O / Q
I
8
OLMC
I / O / Q
预设
描述
该GAL22LV10D ，在4毫微秒的最大传播延迟时间，亲
国际志愿组织的最高速度性能在PLD市场上。
该GAL22LV10C可以在3.3V和5V信号电平接口。
该GAL22LV10使用莱迪思半导体公司制造的
先进的3.3V ê
2
CMOS工艺制造，它结合了CMOS与
电可擦除（E
2
）浮栅技术。高速擦除
次（ <100ms ）使器件可以快速重新规划和
有效的。
通用架构提供了最大的设计灵活性
使输出逻辑宏单元（ OLMC ）被配置
该用户。
独特的测试电路和可编程细胞允许完全的交流，
直流电，并且在制造过程中进行功能测试。其结果是，晶格
安森美半导体提供100％的现场可编程性和功能 -
先进而精湛的所有GAL的产品。此外， 100擦除/写周期，
在超过20年的数据保存指定。
引脚配置
PLCC
I / CLK
I / O / Q
VCC
NC
I / O / Q
I
4
I
I
I
NC
I
I
I
11
12
I
I
I
2
28
26
25
I / O / Q
I / O / Q
5
7
GAL22LV10
顶视图
23
I / O / Q
NC
9
21
I / O / Q
I / O / Q
14
GND
NC
16
I
I / O / Q
19
18
I / O / Q
I / O / Q
版权所有1997莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 681-0118 ; 1-888- ISP- PLDS ;传真（ 503 ） 681-3037 ; http://www.latticesemi.com
1997年7月
22lv10_03
1
特定网络阳离子
GAL22LV10
输出逻辑宏单元（ OLMC ）
该GAL22LV10具有可变数目的每乘积项
OLMC 。十个可用的OLMCs ，二OLMCs访问
8乘积项（引脚17和27 ） ，二者有10项产品
（引脚18和26 ） ，二者有12项产品（引脚19和25 ） ，
2有14个乘积项（销20和24） ，和两个OLMCs
有16项产品（引脚21和23） 。除了
可用于逻辑乘积项，每个OLMC有一个附加
产品长期致力于输出使能控制。
每个OLMC的输出极性可单独编程
是真还是反转，在任何组合或注册模式。
这允许每个输出被单独配置为有源
高或低电平有效。
该GAL22LV10有一个产品期限为异步重置（ AR ）
和一个乘积项为同步预置（SP）。这两个的精良
UCT条款适用于所有注册OLMCs 。异步
复位后，所有寄存器为零的任何时间这个专用名词的产品
为有效。同步预设将所有寄存器逻辑
1上的下一个时钟脉冲的这个乘积项后的上升沿
为有效。
注： AR和SP产品条款将迫使的Q输出
触发器的输出的极性变成相同的状态无关。
因此，在复位操作中，该寄存器输出设置到零，
可能会导致无论是高或低的输出管脚，这取决于
该引脚极性选择。
A R
D
Q
CLK
SP
Q
4到1
MUX
2比1
MUX
GAL22LV10输出逻辑宏单元（ OLMC ）
输出逻辑宏单元配置
每个GAL22LV10的大电池具有两个主要功能
tional模式：注册，和组合的I / O 。该模式和
的输出的极性是由两个比特（SO和S1 ），它们是去甲设置
马利由逻辑编译器进行控制。这些两个主要的
模式，并且需要使它们的位设置，描述
下面和下页。
注册
在注册模式下，输出引脚与个人相关的
OLMC是由OLMC的D型触发器的Q输出驱动。
在销的输出信号的逻辑极性可以通过选择
指定输出缓冲区驱动或者真（高电平有效）或
倒置（低有效）。输出三态控制可作为IN-
个别的乘积项为每个OLMC ，并因此可以被定义
通过一个逻辑方程。该D触发器的/ Q输出被反馈到
与阵列，同时与真实的反馈补
可作为输入到与门阵列。
注：在注册模式下，反馈是的/ Q输出
寄存器，并且不从销;因此，一个销定义为稳压
istered只有一个输出端，并且不能用于动态
I / O ，如可以在组合引脚。
组合I / O
在组合模式下的引脚与个人相关的OLMC
由加和项门的输出驱动。的逻辑极性
在引脚输出信号可以通过指定的输出被选择
缓冲驱动要么真（高电平有效）或反转（低电平有效） 。输出
把三态控制可作为一个单独的产品，期限为
每个输出，并且可以单独地由编译器置位为
“开” （专用输出）， “关”（专用输入） ，或“产品 - 术语
驱动“ （动态I / O） 。反馈到与阵列是从销
输出端启用缓冲区。两极（真和倒）
销的被反馈到与阵列。
3
QQ：2880707522 复制
