GAL16V8
高性能ê
2
CMOS PLD
通用阵列逻辑
特点
高性能ê
2
CMOS
技术
- 3.5 ns的最大传播延迟
- 最大频率= 250 MHz的
- 3.0 ns最大时钟输入到数据输出
- UltraMOS
先进的CMOS技术
50 ％至75 ％降低功耗双极性
- 75毫安的Icc典型的低功耗器件
- 45毫安典型的Icc上季度电力设备
ACTIVE PULL -UPS上的所有引脚
电子电池技术
- 可重构逻辑
- 可编程细胞
- 100％测试/ 100 ％的收益率
- 高速电擦除（ <100ms ）
- 20年的数据保存
八个输出逻辑宏单元
- 最大的灵活性，复杂的逻辑设计
- 可编程输出极性
- 还模拟20针PAL
与全部设备
功能/熔丝图/参数的兼容性
下载所有的寄存器和上电复位
- 100 ％的功能可测性
应用程序包括：
- DMA控制
- 状态机控制
- 高速图形处理
- 标准逻辑速度提升
用于识别电子签名
I
8
I
OLMC
OE
功能框图
I / CLK
CLK
8
I
8
I
OLMC
I / O / Q
OLMC
I / O / Q
可编程
与阵
(64 X 32)
8
OLMC
I / O / Q
2
I
8
OLMC
I / O / Q
I
8
OLMC
I / O / Q
I
8
OLMC
I / O / Q
I
8
OLMC
I / O / Q
I / O / Q
I / OE
引脚配置
PLCC
I
I
2
I
I
I
I
I
8
14
9
I
GND
11
I / OE I / O / Q
13
I / O / Q
6
4
I / CLK的Vcc
20
18
I / O / Q
I / O / Q
16
I / O / Q
I / O / Q
I / O / Q
I / O / Q
描述
该GAL16V8 ，在3.5 ns的最大传播延迟时间，COM的
bines高性能CMOS工艺与电Eras-
能（E
2
）浮栅技术，可提供最高速度
表现在PLD市场上。高速擦写次数
（ <100ms ）使得器件能够被快速有效重编程
计算好。
通用架构提供了最大的设计灵活性
使输出逻辑宏单元（ OLMC ）被配置
该用户。在许多体系结构的配置的一个重要的子集
系统蒸发散可能与GAL16V8是列出的PAL结构
在宏小区描述部分的表中。 GAL16V8器件
能够模拟任何一种PAL结构与充满
功能/熔丝图/参数的兼容性。
独特的测试电路和可编程细胞允许完全的交流，
直流电，并且在制造过程中进行功能测试。其结果是，晶格
安森美半导体提供100％的现场可编程性和功能 -
先进而精湛的所有GAL的产品。此外， 100擦除/写周期，
在超过20年的数据保存指定。
DIP
I / CLK
I
I
I
I
I
5
15
1
20
VCC
I / O / Q
I / O / Q
GAL16V8
顶视图
GAL
16V8
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
SOIC
I / CLK
I
I
I
I
I
I
I
I
GND
10
5
1
20
VCC
I / O / Q
I / O / Q
I / O / Q
I / O / Q
15
I / O / Q
I / O / Q
I / O / Q
I / O / Q
11
I / OE
I
I
I
GND
10
11
GAL
16V8
顶部
意见
I / OE
2001莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com
2001年5月
16v8_08
1
特定网络阳离子
GAL16V8
输出逻辑宏单元（ OLMC ）
下面的讨论涉及到配置的输出逻辑
宏单元。但是应当注意的是，实际的实现是accom-
通过开发软件/硬件plished ，是完全透明
父母给用户。
有三种OLMC全局配置模式成为可能：
简单的，复杂的，
和
注册。
每种模式的细节
表示在下面的页面。两个全局位， SYN和
AC0 ，控制所有的宏单元模式配置。异或
每个宏单元的位控制输出的极性中的任何一种
三种模式中，每个宏单元的控制的同时AC1位
的输入/输出配置。这两个全球16 individ-
UAL结构位定义在GAL16V8所有可能的配置
。在这些结构位所提供的信息是只给
更好地理解该装置的。编译器软件将反式
parently设置为从引脚定义这些结构位，所以
用户应该不需要直接操作这些结构位。
以下是PAL结构的GAL16V8的列表
可以效仿。它也显示了OLMC模式下的
GAL16V8仿真PAL结构。
PAL架构
通过仿真GAL16V8
16R8
16R6
16R4
16RP8
16RP6
16RP4
16L8
16H8
16P8
10L8
12L6
14L4
16L2
10H8
12H6
14H4
16H2
10P8
12P6
14P4
16P2
GAL16V8
全球OLMC模式
注册
注册
注册
注册
注册
注册
复
复
复
简单
简单
简单
简单
简单
简单
简单
简单
简单
简单
简单
简单
为OLMC编译器支持
软件编译器支持三种不同的全球OLMC模式
作为不同的设备类型。这些设备类型列于下表
下文。大多数编译器能够自动选择的能力
设备类型，一般根据寄存器的使用和输出
启用（ OE ）的用法。在设备上注册使用强制软
洁具选择注册方式。所有的组合输出
OE由乘积项控制将迫使软件选择
复杂的模式。该软件将只能选择简单模式
当所有输出专用组合没有OE控制。
在表中列出的不同类型的设备可以用于替代
由软件自动设备选择。欲了解更多详情，
请参阅编译器软件手册。
当使用编译器来配置设备，用户
要特别注意在每种模式下的限制。
In
注册方式
引脚1和引脚11是永久配置
作为时钟和输出使能，分别。这些引脚不能CON组
想通了登记模式专用的输入。
In
复模
引脚1和11成为专用输入和
采用19引脚的反馈路径，并分别引脚12 。因为
这个反馈通道的用法，销19和销12不具有
在此模式下的反馈选项。
In
简单模式
输出引脚的所有反馈路径路由
通过相邻引脚。在这样做时，两个最内部的销（销
15和16 ），将没有反馈选项，因为这些引脚
总是构成专用的组合输出。
注册
ABEL
中国政法大学
LOG / IC
OrCAD的- PLD
PLDesigner
TANGO - PLD
P16V8R
G16V8MS
GAL16V8_R
"Registered"
1
P16V8R
2
G16V8R
复
P16V8C
G16V8MA
GAL16V8_C7
"Complex"
1
P16V8C
2
G16V8C
简单
P16V8AS
G16V8AS
GAL16V8_C8
"Simple"
1
P16V8C
2
G16V8AS
3
自动模式选择
P16V8
G16V8
GAL16V8
GAL16V8A
P16V8A
G16V8
1 ）使用与
CON组fi guration
关键字。
2 ）在此之前2.0版的支持。
3 ）支持在版本1.20或更高版本。
3
特定网络阳离子
GAL16V8
注册方式
在注册的模式，宏单元被配置为专用
注册输出或I / O功能。
在这种模式下可用的建筑结构与所述
常见16R8和16RP4设备与各种排列
极性， I / O和寄存器位置。
所有注册的宏单元共享公共时钟和输出使能
控制引脚。任何宏小区可以被配置为登记或I /
O.多达八个寄存器或最多8个I / O是可以在这种模式下。
专用的输入或输出功能可以被实现为子
将I / O功能。
注册产出的人均产出八大产品条款。 I / O的有
每个输出7乘积项。
在JEDEC熔丝号，包括用户电子签名
（ UES ）熔丝和乘积项禁止（ PTD ）保险丝，显示
在接下来的页面上的逻辑图。
CLK
注册配置注册模式
- SYN = 0 。
- AC0 = 1 。
- XOR = 0定义低电平有效输出。
- XOR = 1定义高电平输出。
- AC1 = 0这个定义输出配置。
- 引脚1控制常见的CLK为注册输出。
- 11引脚共同控制
OE
对已注册的输出。
- 引脚1 & 11脚被永久设置为CLK &
OE
注册输出配置。
D
Q
Q
XOR
OE
组合配置的注册方式
- SYN = 0 。
- AC0 = 1 。
- XOR = 0定义低电平有效输出。
- XOR = 1定义高电平输出。
- AC1 = 1这个定义输出配置。
- 引脚1 & 11脚被永久设置为CLK &
OE
注册输出配置。
XOR
注：开发软件会自动配置所有的建筑控制位，并检查适当的引脚使用。
4
GAL16V8
高性能ê
2
CMOS PLD
通用阵列逻辑
特点
高性能ê
2
CMOS
技术
- 3.5 ns的最大传播延迟
- 最大频率= 250 MHz的
- 3.0 ns最大时钟输入到数据输出
- UltraMOS
先进的CMOS技术
50 ％至75 ％降低功耗双极性
- 75毫安的Icc典型的低功耗器件
- 45毫安典型的Icc上季度电力设备
ACTIVE PULL -UPS上的所有引脚
电子电池技术
- 可重构逻辑
- 可编程细胞
- 100％测试/ 100 ％的收益率
- 高速电擦除（ <100ms ）
- 20年的数据保存
八个输出逻辑宏单元
- 最大的灵活性，复杂的逻辑设计
- 可编程输出极性
- 还模拟20针PAL
与全部设备
功能/熔丝图/参数的兼容性
下载所有的寄存器和上电复位
- 100 ％的功能可测性
应用程序包括：
- DMA控制
- 状态机控制
- 高速图形处理
- 标准逻辑速度提升
用于识别电子签名
I
8
I
OLMC
OE
功能框图
I / CLK
CLK
8
I
8
I
OLMC
I / O / Q
OLMC
I / O / Q
可编程
与阵
(64 X 32)
8
OLMC
I / O / Q
2
I
8
OLMC
I / O / Q
I
8
OLMC
I / O / Q
I
8
OLMC
I / O / Q
I
8
OLMC
I / O / Q
I / O / Q
I / OE
引脚配置
PLCC
I
I
2
I
I
I
I
I
8
14
9
I
GND
11
I / OE I / O / Q
13
I / O / Q
6
4
I / CLK的Vcc
20
18
I / O / Q
I / O / Q
16
I / O / Q
I / O / Q
I / O / Q
I / O / Q
描述
该GAL16V8 ，在3.5 ns的最大传播延迟时间，COM的
bines高性能CMOS工艺与电Eras-
能（E
2
）浮栅技术，可提供最高速度
表现在PLD市场上。高速擦写次数
（ <100ms ）使得器件能够被快速有效重编程
计算好。
通用架构提供了最大的设计灵活性
使输出逻辑宏单元（ OLMC ）被配置
该用户。在许多体系结构的配置的一个重要的子集
系统蒸发散可能与GAL16V8是列出的PAL结构
在宏小区描述部分的表中。 GAL16V8器件
能够模拟任何一种PAL结构与充满
功能/熔丝图/参数的兼容性。
独特的测试电路和可编程细胞允许完全的交流，
直流电，并且在制造过程中进行功能测试。其结果是，晶格
安森美半导体提供100％的现场可编程性和功能 -
先进而精湛的所有GAL的产品。此外， 100擦除/写周期，
在超过20年的数据保存指定。
DIP
I / CLK
I
I
I
I
I
5
15
1
20
VCC
I / O / Q
I / O / Q
GAL16V8
顶视图
GAL
16V8
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
SOIC
I / CLK
I
I
I
I
I
I
I
I
GND
10
5
1
20
VCC
I / O / Q
I / O / Q
I / O / Q
I / O / Q
15
I / O / Q
I / O / Q
I / O / Q
I / O / Q
11
I / OE
I
I
I
GND
10
11
GAL
16V8
顶部
意见
I / OE
2001莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com
2001年5月
16v8_08
1
特定网络阳离子
GAL16V8
输出逻辑宏单元（ OLMC ）
下面的讨论涉及到配置的输出逻辑
宏单元。但是应当注意的是，实际的实现是accom-
通过开发软件/硬件plished ，是完全透明
父母给用户。
有三种OLMC全局配置模式成为可能：
简单的，复杂的，
和
注册。
每种模式的细节
表示在下面的页面。两个全局位， SYN和
AC0 ，控制所有的宏单元模式配置。异或
每个宏单元的位控制输出的极性中的任何一种
三种模式中，每个宏单元的控制的同时AC1位
的输入/输出配置。这两个全球16 individ-
UAL结构位定义在GAL16V8所有可能的配置
。在这些结构位所提供的信息是只给
更好地理解该装置的。编译器软件将反式
parently设置为从引脚定义这些结构位，所以
用户应该不需要直接操作这些结构位。
以下是PAL结构的GAL16V8的列表
可以效仿。它也显示了OLMC模式下的
GAL16V8仿真PAL结构。
PAL架构
通过仿真GAL16V8
16R8
16R6
16R4
16RP8
16RP6
16RP4
16L8
16H8
16P8
10L8
12L6
14L4
16L2
10H8
12H6
14H4
16H2
10P8
12P6
14P4
16P2
GAL16V8
全球OLMC模式
注册
注册
注册
注册
注册
注册
复
复
复
简单
简单
简单
简单
简单
简单
简单
简单
简单
简单
简单
简单
为OLMC编译器支持
软件编译器支持三种不同的全球OLMC模式
作为不同的设备类型。这些设备类型列于下表
下文。大多数编译器能够自动选择的能力
设备类型，一般根据寄存器的使用和输出
启用（ OE ）的用法。在设备上注册使用强制软
洁具选择注册方式。所有的组合输出
OE由乘积项控制将迫使软件选择
复杂的模式。该软件将只能选择简单模式
当所有输出专用组合没有OE控制。
在表中列出的不同类型的设备可以用于替代
由软件自动设备选择。欲了解更多详情，
请参阅编译器软件手册。
当使用编译器来配置设备，用户
要特别注意在每种模式下的限制。
In
注册方式
引脚1和引脚11是永久配置
作为时钟和输出使能，分别。这些引脚不能CON组
想通了登记模式专用的输入。
In
复模
引脚1和11成为专用输入和
采用19引脚的反馈路径，并分别引脚12 。因为
这个反馈通道的用法，销19和销12不具有
在此模式下的反馈选项。
In
简单模式
输出引脚的所有反馈路径路由
通过相邻引脚。在这样做时，两个最内部的销（销
15和16 ），将没有反馈选项，因为这些引脚
总是构成专用的组合输出。
注册
ABEL
中国政法大学
LOG / IC
OrCAD的- PLD
PLDesigner
TANGO - PLD
P16V8R
G16V8MS
GAL16V8_R
"Registered"
1
P16V8R
2
G16V8R
复
P16V8C
G16V8MA
GAL16V8_C7
"Complex"
1
P16V8C
2
G16V8C
简单
P16V8AS
G16V8AS
GAL16V8_C8
"Simple"
1
P16V8C
2
G16V8AS
3
自动模式选择
P16V8
G16V8
GAL16V8
GAL16V8A
P16V8A
G16V8
1 ）使用与
CON组fi guration
关键字。
2 ）在此之前2.0版的支持。
3 ）支持在版本1.20或更高版本。
3
特定网络阳离子
GAL16V8
注册方式
在注册的模式，宏单元被配置为专用
注册输出或I / O功能。
在这种模式下可用的建筑结构与所述
常见16R8和16RP4设备与各种排列
极性， I / O和寄存器位置。
所有注册的宏单元共享公共时钟和输出使能
控制引脚。任何宏小区可以被配置为登记或I /
O.多达八个寄存器或最多8个I / O是可以在这种模式下。
专用的输入或输出功能可以被实现为子
将I / O功能。
注册产出的人均产出八大产品条款。 I / O的有
每个输出7乘积项。
在JEDEC熔丝号，包括用户电子签名
（ UES ）熔丝和乘积项禁止（ PTD ）保险丝，显示
在接下来的页面上的逻辑图。
CLK
注册配置注册模式
- SYN = 0 。
- AC0 = 1 。
- XOR = 0定义低电平有效输出。
- XOR = 1定义高电平输出。
- AC1 = 0这个定义输出配置。
- 引脚1控制常见的CLK为注册输出。
- 11引脚共同控制
OE
对已注册的输出。
- 引脚1 & 11脚被永久设置为CLK &
OE
注册输出配置。
D
Q
Q
XOR
OE
组合配置的注册方式
- SYN = 0 。
- AC0 = 1 。
- XOR = 0定义低电平有效输出。
- XOR = 1定义高电平输出。
- AC1 = 1这个定义输出配置。
- 引脚1 & 11脚被永久设置为CLK &
OE
注册输出配置。
XOR
注：开发软件会自动配置所有的建筑控制位，并检查适当的引脚使用。
4
ee
EAD - ê神父
L
g
P A C K一纳秒
宾得嘞！
b
AVAILA
GAL16V8
高性能ê
2
CMOS PLD
通用阵列逻辑
特点
高性能ê
2
CMOS
技术
- 3.5 ns的最大传播延迟
- 最大频率= 250 MHz的
- 3.0 ns最大时钟输入到数据输出
- UltraMOS
先进的CMOS技术
50 ％至75 ％降低功耗双极性
- 75毫安的Icc典型的低功耗器件
- 45毫安典型的Icc上季度电力设备
ACTIVE PULL -UPS上的所有引脚
电子电池技术
- 可重构逻辑
- 可编程细胞
- 100％测试/ 100 ％的收益率
- 高速电擦除（ <100ms ）
- 20年的数据保存
八个输出逻辑宏单元
- 最大的灵活性，复杂的逻辑设计
- 可编程输出极性
- 还模拟20针PAL
与全部设备
功能/熔丝图/参数的兼容性
下载所有的寄存器和上电复位
- 100 ％的功能可测性
应用程序包括：
- DMA控制
- 状态机控制
- 高速图形处理
- 标准逻辑速度提升
用于识别电子签名
无铅封装选项
2
功能框图
I / CLK
CLK
8
I
OLMC
I / O / Q
选择设备已经停产。
请参阅订购信息部分产品的地位。
8
I
OLMC
I / O / Q
可编程
与阵
(64 X 32)
8
OLMC
I / O / Q
I
8
OLMC
I / O / Q
I
8
OLMC
I / O / Q
I
8
OLMC
I / O / Q
I
8
I
8
I
OLMC
OE
OLMC
I / O / Q
I / O / Q
I / OE
引脚配置
PLCC
I
I
2
I / CLK的Vcc
20
18
I / O / Q
I / O / Q
16
I / O / Q
I / O / Q
8
14
11
GND
I / OE I / O / Q
13
I / O / Q
I / O / Q
I / O / Q
I
I
I
I
I
6
4
描述
该GAL16V8 ，在3.5 ns的最大传播延迟时间，COM的
bines高性能CMOS工艺与电Eras-
能（E
2
）浮栅技术，可提供最高速度
表现在PLD市场上。高速擦写次数
（ <100ms ）使得器件能够被快速有效重编程
计算好。
通用架构提供了最大的设计灵活性
使输出逻辑宏单元（ OLMC ）被配置
该用户。在许多体系结构的配置的一个重要的子集
系统蒸发散可能与GAL16V8是列出的PAL结构
在宏小区描述部分的表中。 GAL16V8器件
能够模拟任何一种PAL结构与充满
功能/熔丝图/参数的兼容性。
独特的测试电路和可编程细胞允许完全的交流，
直流电，并且在制造过程中进行功能测试。其结果是，晶格
安森美半导体提供100％的现场可编程性和功能 -
先进而精湛的所有GAL的产品。此外， 100擦除/写周期，
在超过20年的数据保存指定。
DIP
I / CLK
I
I
I
I
I
5
15
1
20
VCC
I / O / Q
I / O / Q
GAL16V8
顶视图
9
I
GAL
16V8
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
SOIC
I / CLK
I
I
I
I
I
I
I
I
GND
10
5
1
20
VCC
I / O / Q
I
I
I
GND
10
11
GAL
16V8
顶部
意见
15
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
11
I / OE
I / OE
2006莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com
2006年8月
16v8_11
1
特定网络阳离子
GAL16V8
GAL16V8订购信息
传统的包装
商业级产品规格
TPD （ NS ）
3.5
5
TSU （ NS ）
2.5
3
的Tco （纳秒）
3.0
4
ICC （MA ）
115
115
115
订购＃
GAL16V8D-3LJ
1
GAL16V8C-5LP
1
GAL16V8D-5LJ
GAL16V8D-7LP
GAL16V8C-7LP
1
GAL16V8D-7LJ
GAL16V8D-7LS
1
GAL16V8D-10QP
GAL16V8D-10QJ
GAL16V8D-10LP
GAL16V8D-10LJ
GAL16V8D-10LS
1
GAL16V8D-15QP
GAL16V8D-15QJ
GAL16V8D-15LP
GAL16V8D-15LJ
GAL16V8D-15LS
1
GAL16V8D-25QP
GAL16V8D-25QJ
GAL16V8D-25LP
GAL16V8D-25LJ
GAL16V8D-25LS
1
包
20引脚PLCC
20引脚塑料DIP
20引脚PLCC
选择设备已经停产。
请参阅订购信息部分产品的地位。
7.5
7
5
115
115
115
115
20引脚塑料DIP
20引脚塑料DIP
20引脚PLCC
20引脚SOIC
20引脚塑料DIP
20引脚PLCC
20引脚塑料DIP
20引脚PLCC
20引脚SOIC
20引脚塑料DIP
20引脚PLCC
20引脚塑料DIP
20引脚PLCC
20引脚SOIC
20引脚塑料DIP
20引脚PLCC
20引脚塑料DIP
20引脚PLCC
20引脚SOIC
10
10
7
55
55
115
115
115
15
12
10
55
55
90
90
90
25
15
12
55
55
90
90
90
1.每PCN ＃ 06-07停产。联系罗彻斯特电子的可用库存。
工业级规格
TPD （ NS ）
7.5
TSU （ NS ）
7
的Tco （纳秒）
5
ICC （MA ）
130
130
订购＃
GAL16V8D-7LPI
GAL16V8D-7LJI
GAL16V8D-10LPI
GAL16V8D-10LJI
GAL16V8D-15LPI
GAL16V8D-15LJI
GAL16V8D-20QPI
GAL16V8D-20QJI
GAL16V8D-25QPI
GAL16V8D-25QJI
GAL16V8D-25LPI
GAL16V8D-25LJI
包
20引脚塑料DIP
20引脚PLCC
20引脚塑料DIP
20引脚PLCC
20引脚塑料DIP
20引脚PLCC
20引脚塑料DIP
20引脚PLCC
20引脚塑料DIP
20引脚PLCC
20引脚塑料DIP
20引脚PLCC
10
10
7
130
130
15
12
10
13 0
130
20
13
11
65
65
25
15
12
65
65
130
130
2
特定网络阳离子
GAL16V8
无铅封装
商业级产品规格
TPD （ NS ）
3.5
5
7.5
10
TSU （ NS ）
2.5
3
7
10
的Tco （纳秒）
3. 0
4
5
7
ICC （MA ）
115
115
115
115
55
55
115
115
订购＃
GAL16V8D-3LJN
1
GAL16V8D-5LJN
GAL16V8D-7LPN
GAL16V8D-7LJN
GAL16V8D-10QPN
GAL16V8D-10QJN
GAL16V8D-10LPN
GAL16V8D-10LJN
GAL16V8D-15QPN
GAL16V8D-15QJN
GAL16V8D-15LPN
GAL16V8D-15LJN
GAL16V8D-25QPN
GAL16V8D-25QJN
GAL16V8D-25LPN
GAL16V8D-25LJN
包
无铅20引脚PLCC
无铅20引脚PLCC
无铅20引脚塑料DIP
无铅20引脚PLCC
无铅20引脚塑料DIP
无铅20引脚PLCC
无铅20引脚塑料DIP
无铅20引脚PLCC
无铅20引脚塑料DIP
无铅20引脚PLCC
无铅20引脚塑料DIP
无铅20引脚PLCC
无铅20引脚塑料DIP
无铅20引脚PLCC
无铅20引脚塑料DIP
无铅20引脚PLCC
选择设备已经停产。
请参阅订购信息部分产品的地位。
15
12
10
55
55
90
90
25
15
12
55
55
90
90
1.每PCN ＃ 06-07停产。联系罗彻斯特电子的可用库存。
工业级规格
TPD （ NS ）
7.5
10
TSU （ NS ）
7
10
的Tco （纳秒）
5
7
ICC （MA ）
130
130
130
130
订购＃
GAL16V8D-7LJNI
GAL16V8D-7LPNI
GAL16V8D-10LJNI
GAL16V8D-10LPNI
GAL16V8D-15LJNI
GAL16V8D-15LPNI
GAL16V8D-20QJNI
GAL16V8D-20QPNI
GAL16V8D-25QJNI
GAL16V8D-25QPNI
GAL16V8D-25LJNI
GAL16V8D-25LPNI
包
无铅20引脚PLCC
无铅20引脚塑料DIP
无铅20引脚PLCC
无铅20引脚塑料DIP
无铅20引脚PLCC
无铅20引脚塑料DIP
无铅20引脚PLCC
无铅20引脚塑料DIP
无铅20引脚PLCC
无铅20引脚塑料DIP
无铅20引脚PLCC
无铅20引脚塑料DIP
15
20
12
13
10
11
130
130
65
65
25
15
12
65
65
130
130
产品编号说明
XXXXXXXX _ XX
X XX X
GAL16V8D
设备名称
速度快（纳秒）
L =低功耗
动力
Q =季度电力
GRADE
空白=商业
I =工业
包
P =塑料DIP
PN =无铅塑料DIP
J = PLCC
JN =无铅PLCC
S = SOIC
3
特定网络阳离子
GAL16V8
输出逻辑宏单元（ OLMC ）
下面的讨论涉及到配置的输出逻辑
宏单元。但是应当注意的是，实际的实现是accom-
通过开发软件/硬件plished ，是完全透明
父母给用户。
有三种OLMC全局配置模式成为可能：
简单的，复杂的，
和
注册。
每种模式的细节
表示在下面的页面。两个全局位， SYN和
AC0 ，控制所有的宏单元模式配置。异或
每个宏单元的位控制输出的极性中的任何一种
三种模式中，每个宏单元的控制的同时AC1位
的输入/输出配置。这两个全球16 individ-
UAL结构位定义在GAL16V8所有可能的配置
。在这些结构位所提供的信息是只给
更好地理解该装置的。编译器软件将反式
parently设置为从引脚定义这些结构位，所以
用户应该不需要直接操作这些结构位。
以下是PAL结构的GAL16V8的列表
可以效仿。它也显示了OLMC模式下的
GAL16V8仿真PAL结构。
PAL架构
通过仿真GAL16V8
16R8
16R6
16R4
16RP8
16RP6
16RP4
16L8
16H8
16P8
10L8
12L6
14L4
16L2
10H8
12H6
14H4
16H2
10P8
12P6
14P4
16P2
GAL16V8
全球OLMC模式
注册
注册
注册
注册
注册
注册
复
复
复
简单
简单
简单
简单
简单
简单
简单
简单
简单
简单
简单
简单
选择设备已经停产。
请参阅订购信息部分产品的地位。
为OLMC编译器支持
软件编译器支持三种不同的全球OLMC模式
作为不同的设备类型。这些设备类型列于下表
下文。大多数编译器能够自动选择的能力
设备类型，一般根据寄存器的使用和输出
启用（ OE ）的用法。在设备上注册使用强制软
洁具选择注册方式。所有的组合输出
OE由乘积项控制将迫使软件选择
复杂的模式。该软件将只能选择简单模式
当所有输出专用组合没有OE控制。
在表中列出的不同类型的设备可以用于替代
由软件自动设备选择。欲了解更多详情，
请参阅编译器软件手册。
当使用编译器来配置设备，用户
要特别注意在每种模式下的限制。
In
注册方式
引脚1和引脚11是永久配置
作为时钟和输出使能，分别。这些引脚不能CON组
想通了登记模式专用的输入。
In
复模
引脚1和11成为专用输入和
采用19引脚的反馈路径，并分别引脚12 。因为
这个反馈通道的用法，销19和销12不具有
在此模式下的反馈选项。
In
简单模式
输出引脚的所有反馈路径路由
通过相邻引脚。在这样做时，两个最内部的销（销
15和16 ），将没有反馈选项，因为这些引脚
总是构成专用的组合输出。
注册
ABEL
中国政法大学
LOG / IC
OrCAD的- PLD
PLDesigner
TANGO - PLD
P16V8R
G16V8MS
GAL16V8_R
"Registered"
1
P16V8R
2
G16V8R
复
P16V8C
G16V8MA
GAL16V8_C7
"Complex"
1
P16V8C
2
G16V8C
简单
P16V8AS
G16V8AS
GAL16V8_C8
"Simple"
1
P16V8C
2
G16V8AS
3
自动模式选择
P16V8
G16V8
GAL16V8
GAL16V8A
P16V8A
G16V8
1 ）使用与
CON组fi guration
关键字。
2 ）在此之前2.0版的支持。
3 ）支持在版本1.20或更高版本。
4
特定网络阳离子
GAL16V8
注册方式
在注册的模式，宏单元被配置为专用
注册输出或I / O功能。
在这种模式下可用的建筑结构与所述
常见16R8和16RP4设备与各种排列
极性， I / O和寄存器位置。
所有注册的宏单元共享公共时钟和输出使能
控制引脚。任何宏小区可以被配置为登记或I /
O.多达八个寄存器或最多8个I / O是可以在这种模式下。
专用的输入或输出功能可以被实现为子
将I / O功能。
注册产出的人均产出八大产品条款。 I / O的有
每个输出7乘积项。
在JEDEC熔丝号，包括用户电子签名
（ UES ）熔丝和乘积项禁止（ PTD ）保险丝，显示
在接下来的页面上的逻辑图。
选择设备已经停产。
请参阅订购信息部分产品的地位。
CLK
注册配置注册模式
- SYN = 0 。
- AC0 = 1 。
- XOR = 0定义低电平有效输出。
- XOR = 1定义高电平输出。
- AC1 = 0这个定义输出配置。
- 引脚1控制常见的CLK为注册输出。
- 11引脚共同控制
OE
对已注册的输出。
- 引脚1 & 11脚被永久设置为CLK &
OE
注册输出配置。
D
Q
Q
XOR
OE
组合配置的注册方式
- SYN = 0 。
- AC0 = 1 。
- XOR = 0定义低电平有效输出。
- XOR = 1定义高电平输出。
- AC1 = 1这个定义输出配置。
- 引脚1 & 11脚被永久设置为CLK &
OE
注册输出配置。
XOR
注：开发软件会自动配置所有的建筑控制位，并检查适当的引脚使用。
5
ee
EAD - ê神父
L
g
P A C K一纳秒
宾得嘞！
b
AVAILA
GAL16V8
高性能ê
2
CMOS PLD
通用阵列逻辑
特点
高性能ê
2
CMOS
技术
- 3.5 ns的最大传播延迟
- 最大频率= 250 MHz的
- 3.0 ns最大时钟输入到数据输出
- UltraMOS
先进的CMOS技术
50 ％至75 ％降低功耗双极性
- 75毫安的Icc典型的低功耗器件
- 45毫安典型的Icc上季度电力设备
ACTIVE PULL -UPS上的所有引脚
电子电池技术
- 可重构逻辑
- 可编程细胞
- 100％测试/ 100 ％的收益率
- 高速电擦除（ <100ms ）
- 20年的数据保存
八个输出逻辑宏单元
- 最大的灵活性，复杂的逻辑设计
- 可编程输出极性
- 还模拟20针PAL
与全部设备
功能/熔丝图/参数的兼容性
下载所有的寄存器和上电复位
- 100 ％的功能可测性
应用程序包括：
- DMA控制
- 状态机控制
- 高速图形处理
- 标准逻辑速度提升
用于识别电子签名
无铅封装选项
2
功能框图
I / CLK
CLK
8
I
8
I
OLMC
I / O / Q
OLMC
I / O / Q
可编程
与阵
(64 X 32)
8
OLMC
I / O / Q
I
8
OLMC
I / O / Q
I
8
OLMC
I / O / Q
I
8
OLMC
I / O / Q
I
8
I
8
I
OLMC
OE
OLMC
I / O / Q
I / O / Q
I / OE
引脚配置
PLCC
I
I
2
I / CLK的Vcc
20
18
I / O / Q
I / O / Q
16
I / O / Q
I / O / Q
8
14
9
I
GND
11
I / OE I / O / Q
13
I / O / Q
I / O / Q
I / O / Q
I
I
I
I
I
6
4
描述
该GAL16V8 ，在3.5 ns的最大传播延迟时间，COM的
bines高性能CMOS工艺与电Eras-
能（E
2
）浮栅技术，可提供最高速度
表现在PLD市场上。高速擦写次数
（ <100ms ）使得器件能够被快速有效重编程
计算好。
通用架构提供了最大的设计灵活性
使输出逻辑宏单元（ OLMC ）被配置
该用户。在许多体系结构的配置的一个重要的子集
系统蒸发散可能与GAL16V8是列出的PAL结构
在宏小区描述部分的表中。 GAL16V8器件
能够模拟任何一种PAL结构与充满
功能/熔丝图/参数的兼容性。
独特的测试电路和可编程细胞允许完全的交流，
直流电，并且在制造过程中进行功能测试。其结果是，晶格
安森美半导体提供100％的现场可编程性和功能 -
先进而精湛的所有GAL的产品。此外， 100擦除/写周期，
在超过20年的数据保存指定。
DIP
I / CLK
I
I
I
I
I
5
15
1
20
VCC
I / O / Q
I / O / Q
GAL16V8
顶视图
GAL
16V8
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
SOIC
I / CLK
I
I
I
I
I
I
I
I
GND
10
5
1
20
VCC
I / O / Q
I / O / Q
I / O / Q
I / O / Q
15
I / O / Q
I / O / Q
I / O / Q
I / O / Q
11
I / OE
I
I
I
GND
10
11
GAL
16V8
顶部
意见
I / OE
2004莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com
2004年8月
16v8_09
1
特定网络阳离子
GAL16V8
输出逻辑宏单元（ OLMC ）
下面的讨论涉及到配置的输出逻辑
宏单元。但是应当注意的是，实际的实现是accom-
通过开发软件/硬件plished ，是完全透明
父母给用户。
有三种OLMC全局配置模式成为可能：
简单的，复杂的，
和
注册。
每种模式的细节
表示在下面的页面。两个全局位， SYN和
AC0 ，控制所有的宏单元模式配置。异或
每个宏单元的位控制输出的极性中的任何一种
三种模式中，每个宏单元的控制的同时AC1位
的输入/输出配置。这两个全球16 individ-
UAL结构位定义在GAL16V8所有可能的配置
。在这些结构位所提供的信息是只给
更好地理解该装置的。编译器软件将反式
parently设置为从引脚定义这些结构位，所以
用户应该不需要直接操作这些结构位。
以下是PAL结构的GAL16V8的列表
可以效仿。它也显示了OLMC模式下的
GAL16V8仿真PAL结构。
PAL架构
通过仿真GAL16V8
16R8
16R6
16R4
16RP8
16RP6
16RP4
16L8
16H8
16P8
10L8
12L6
14L4
16L2
10H8
12H6
14H4
16H2
10P8
12P6
14P4
16P2
GAL16V8
全球OLMC模式
注册
注册
注册
注册
注册
注册
复
复
复
简单
简单
简单
简单
简单
简单
简单
简单
简单
简单
简单
简单
为OLMC编译器支持
软件编译器支持三种不同的全球OLMC模式
作为不同的设备类型。这些设备类型列于下表
下文。大多数编译器能够自动选择的能力
设备类型，一般根据寄存器的使用和输出
启用（ OE ）的用法。在设备上注册使用强制软
洁具选择注册方式。所有的组合输出
OE由乘积项控制将迫使软件选择
复杂的模式。该软件将只能选择简单模式
当所有输出专用组合没有OE控制。
在表中列出的不同类型的设备可以用于替代
由软件自动设备选择。欲了解更多详情，
请参阅编译器软件手册。
当使用编译器来配置设备，用户
要特别注意在每种模式下的限制。
In
注册方式
引脚1和引脚11是永久配置
作为时钟和输出使能，分别。这些引脚不能CON组
想通了登记模式专用的输入。
In
复模
引脚1和11成为专用输入和
采用19引脚的反馈路径，并分别引脚12 。因为
这个反馈通道的用法，销19和销12不具有
在此模式下的反馈选项。
In
简单模式
输出引脚的所有反馈路径路由
通过相邻引脚。在这样做时，两个最内部的销（销
15和16 ），将没有反馈选项，因为这些引脚
总是构成专用的组合输出。
注册
ABEL
中国政法大学
LOG / IC
OrCAD的- PLD
PLDesigner
TANGO - PLD
P16V8R
G16V8MS
GAL16V8_R
"Registered"
1
P16V8R
2
G16V8R
复
P16V8C
G16V8MA
GAL16V8_C7
"Complex"
1
P16V8C
2
G16V8C
简单
P16V8AS
G16V8AS
GAL16V8_C8
"Simple"
1
P16V8C
2
G16V8AS
3
自动模式选择
P16V8
G16V8
GAL16V8
GAL16V8A
P16V8A
G16V8
1 ）使用与
CON组fi guration
关键字。
2 ）在此之前2.0版的支持。
3 ）支持在版本1.20或更高版本。
4
特定网络阳离子
GAL16V8
注册方式
在注册的模式，宏单元被配置为专用
注册输出或I / O功能。
在这种模式下可用的建筑结构与所述
常见16R8和16RP4设备与各种排列
极性， I / O和寄存器位置。
所有注册的宏单元共享公共时钟和输出使能
控制引脚。任何宏小区可以被配置为登记或I /
O.多达八个寄存器或最多8个I / O是可以在这种模式下。
专用的输入或输出功能可以被实现为子
将I / O功能。
注册产出的人均产出八大产品条款。 I / O的有
每个输出7乘积项。
在JEDEC熔丝号，包括用户电子签名
（ UES ）熔丝和乘积项禁止（ PTD ）保险丝，显示
在接下来的页面上的逻辑图。
CLK
注册配置注册模式
- SYN = 0 。
- AC0 = 1 。
- XOR = 0定义低电平有效输出。
- XOR = 1定义高电平输出。
- AC1 = 0这个定义输出配置。
- 引脚1控制常见的CLK为注册输出。
- 11引脚共同控制
OE
对已注册的输出。
- 引脚1 & 11脚被永久设置为CLK &
OE
注册输出配置。
D
Q
Q
XOR
OE
组合配置的注册方式
- SYN = 0 。
- AC0 = 1 。
- XOR = 0定义低电平有效输出。
- XOR = 1定义高电平输出。
- AC1 = 1这个定义输出配置。
- 引脚1 & 11脚被永久设置为CLK &
OE
注册输出配置。
XOR
注：开发软件会自动配置所有的建筑控制位，并检查适当的引脚使用。
5
GAL
16V8设备数据表
2010年9月
所有设备停产！
产品变更通知（PCN ）已发出停止这一切设备
数据表。
原数据表的页面还没有被修改，不能反映这些变化。
请参考下表，以供参考PCN和目前的产品状态。
产品线
GAL16V8C
订货型号
GAL16V8C-5LP
GAL16V8C-7LP
GAL16V8D-7LP
GAL16V8D-7LPN
GAL16V8D-10LP
GAL16V8D-10LPN
GAL16V8D-15LP
GAL16V8D-15LPN
GAL16V8D-25LP
GAL16V8D-25LPN
GAL16V8D-7LPI
GAL16V8D-7LPNI
GAL16V8D-10LPI
GAL16V8D-10LPNI
GAL16V8D-15LPI
GAL16V8D-15LPNI
GAL16V8D-25LPI
GAL16V8D-25LPNI
GAL16V8D-10QP
GAL16V8D-10QPN
GAL16V8D-15QP
GAL16V8D-15QPN
GAL16V8D-25QP
GAL16V8D-25QPN
GAL16V8D-20QPI
GAL16V8D-20QPNI
GAL16V8D-25QPI
GAL16V8D-25QPNI
GAL16V8D-3LJ
GAL16V8D-3LJN
GAL16V8D-5LJ
GAL16V8D-5LJN
产品状态
参考PCN
PCN#06-07
PCN#13-10
PCN#09-10
GAL16V8D
已停产
PCN#13-10
PCN#06-07
PCN#13-10
5555 N.E.穆尔的Ct 。
俄勒冈州Hillsboro市97124-6421
电话（ 503 ） 268-8000
传真（ 503 ） 268-8347
互联网： http://www.latticesemi.com
产品线
GAL16V8D
（续）
订货型号
GAL16V8D-7LJ
GAL16V8D-7LJN
GAL16V8D-10LJ
GAL16V8D-10LJN
GAL16V8D-15LJ
GAL16V8D-15LJN
GAL16V8D-25LJ
GAL16V8D-25LJN
GAL16V8D-7LJI
GAL16V8D-7LJNI
GAL16V8D-10LJI
GAL16V8D-10LJNI
GAL16V8D-15LJI
GAL16V8D-15LJNI
GAL16V8D-25LJI
GAL16V8D-25LJNI
GAL16V8D-10QJ
GAL16V8D-10QJN
GAL16V8D-15QJ
GAL16V8D-15QJN
GAL16V8D-25QJ
GAL16V8D-25QJN
GAL16V8D-20QJI
GAL16V8D-20QJNI
GAL16V8D-25QJI
GAL16V8D-25QJNI
GAL16V8D-7LS
GAL16V8D-10LS
GAL16V8D-15LS
GAL16V8D-25LS
产品状态
参考PCN
PCN#13-10
PCN#09-10
已停产
PCN#13-10
PCN#06-07
5555 N.E.穆尔的Ct 。
俄勒冈州Hillsboro市97124-6421
电话（ 503 ） 268-8000
传真（ 503 ） 268-8347
互联网： http://www.latticesemi.com
ee
EAD - ê神父
L
g
P A C K一纳秒
宾得嘞！
b
AVAILA
GAL16V8
高性能ê
2
CMOS PLD
通用阵列逻辑
特点
高性能ê
2
CMOS
技术
- 3.5 ns的最大传播延迟
- 最大频率= 250 MHz的
- 3.0 ns最大时钟输入到数据输出
- UltraMOS
先进的CMOS技术
50 ％至75 ％降低功耗双极性
- 75毫安的Icc典型的低功耗器件
- 45毫安典型的Icc上季度电力设备
ACTIVE PULL -UPS上的所有引脚
2
功能框图
I / CLK
CLK
8
I
8
I
OLMC
I / O / Q
OLMC
I / O / Q
A
LL
IS
DE
O
VI
N
TI的CE
N
S
U
ED
可编程
与阵
(64 X 32)
8
OLMC
I
8
OLMC
I
8
OLMC
I
8
OLMC
I
8
OLMC
I
8
OLMC
I
OE
I / O / Q
电子电池技术
- 可重构逻辑
- 可编程细胞
- 100％测试/ 100 ％的收益率
- 高速电擦除（ <100ms ）
- 20年的数据保存
I / O / Q
八个输出逻辑宏单元
- 最大的灵活性，复杂的逻辑设计
- 可编程输出极性
- 还模拟20针PAL
与全部设备
功能/熔丝图/参数的兼容性
I / O / Q
I / O / Q
下载所有的寄存器和上电复位
- 100 ％的功能可测性
应用程序包括：
- DMA控制
- 状态机控制
- 高速图形处理
- 标准逻辑速度提升
无铅封装选项
I / O / Q
I / O / Q
I / OE
用于识别电子签名
引脚配置
PLCC
I
I
I / CLK的Vcc
20
I / O / Q
2
描述
该GAL16V8 ，在3.5 ns的最大传播延迟时间，COM的
bines高性能CMOS工艺与电Eras-
能（E
2
）浮栅技术，可提供最高速度
表现在PLD市场上。高速擦写次数
（ <100ms ）使得器件能够被快速有效重编程
计算好。
I
4
18
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
DIP
I
GAL16V8
顶视图
11
I / CLK
1
20
VCC
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I
6
16
I
I
I
I
I
I
I
I
I
I
通用架构提供了最大的设计灵活性
使输出逻辑宏单元（ OLMC ）被配置
该用户。在许多体系结构的配置的一个重要的子集
系统蒸发散可能与GAL16V8是列出的PAL结构
在宏小区描述部分的表中。 GAL16V8器件
能够模拟任何一种PAL结构与充满
功能/熔丝图/参数的兼容性。
独特的测试电路和可编程细胞允许完全的交流，
直流电，并且在制造过程中进行功能测试。其结果是，晶格
安森美半导体提供100％的现场可编程性和功能 -
先进而精湛的所有GAL的产品。此外， 100擦除/写周期，
在超过20年的数据保存指定。
8
9
I
14
13
GND
I / OE I / O / Q
I / O / Q
GAL
16V8
5
SOIC
GAL
16V8
顶部
意见
15
I / CLK
I
I
I
I
I
I
I
I
GND
1
20
VCC
I / O / Q
I / O / Q
I / O / Q
I / O / Q
5
15
I / O / Q
I / O / Q
I / O / Q
I / O / Q
GND
10
11
I / OE
10
11
I / OE
2006莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com
2006年8月
16v8_11
1
特定网络阳离子
GAL16V8
GAL16V8订购信息
传统的包装
商业级产品规格
TPD （ NS ）
3.5
5
TSU （ NS ）
2.5
3
的Tco （纳秒）
3.0
4
ICC （MA ）
115
115
115
订购＃
GAL16V8D-3LJ
1
GAL16V8C-5LP
1
GAL16V8D-5LJ
GAL16V8D-7LP
GAL16V8C-7LP
1
包
20引脚PLCC
20引脚塑料DIP
20引脚PLCC
20引脚塑料DIP
20引脚塑料DIP
7.5
7
5
115
115
1.每PCN ＃ 06-07停产。联系罗彻斯特电子的可用库存。
工业级规格
TPD （ NS ）
7.5
A
LL
IS
DE
O
VI
N
TI的CE
N
S
U
ED
115
GAL16V8D-7LJ
20引脚PLCC
20引脚SOIC
115
55
GAL16V8D-7LS
1
10
10
7
GAL16V8D-10QP
20引脚塑料DIP
20引脚PLCC
55
GAL16V8D-10QJ
115
GAL16V8D-10LP
20引脚塑料DIP
115
GAL16V8D-10LJ
20引脚PLCC
20引脚SOIC
115
55
GAL16V8D-10LS
1
GAL16V8D-15QP
GAL16V8D-15QJ
15
12
10
20引脚塑料DIP
20引脚PLCC
55
90
90
GAL16V8D-15LP
20引脚塑料DIP
20引脚PLCC
20引脚SOIC
GAL16V8D-15LJ
90
GAL16V8D-15LS
1
GAL16V8D-25QP
25
15
12
55
20引脚塑料DIP
20引脚PLCC
55
GAL16V8D-25QJ
GAL16V8D-25LP
90
90
90
20引脚塑料DIP
20引脚PLCC
GAL16V8D-25LJ
GAL16V8D-25LS
1
20引脚SOIC
TSU （ NS ）
7
的Tco （纳秒）
5
ICC （MA ）
130
130
订购＃
包
GAL16V8D-7LPI
20引脚塑料DIP
GAL16V8D-7LJI
20引脚PLCC
10
10
7
130
GAL16V8D-10LPI
20引脚塑料DIP
130
GAL16V8D-10LJI
20引脚PLCC
15
12
10
13 0
130
65
65
GAL16V8D-15LPI
20引脚塑料DIP
20引脚PLCC
GAL16V8D-15LJI
20
13
11
GAL16V8D-20QPI
20引脚塑料DIP
GAL16V8D-20QJI
20引脚PLCC
25
15
12
65
65
130
130
GAL16V8D-25QPI
GAL16V8D-25QJI
GAL16V8D-25LPI
GAL16V8D-25LJI
20引脚塑料DIP
20引脚PLCC
20引脚塑料DIP
20引脚PLCC
2
特定网络阳离子
GAL16V8
无铅封装
商业级产品规格
TPD （ NS ）
3.5
5
7.5
10
TSU （ NS ）
2.5
3
7
10
的Tco （纳秒）
3. 0
4
5
7
ICC （MA ）
115
115
115
115
55
55
115
订购＃
GAL16V8D-3LJN
1
GAL16V8D-5LJN
GAL16V8D-7LPN
GAL16V8D-7LJN
GAL16V8D-10QPN
GAL16V8D-10QJN
GAL16V8D-10LPN
包
无铅20引脚PLCC
无铅20引脚PLCC
无铅20引脚塑料DIP
无铅20引脚PLCC
无铅20引脚塑料DIP
无铅20引脚PLCC
无铅20引脚塑料DIP
1.每PCN ＃ 06-07停产。联系罗彻斯特电子的可用库存。
工业级规格
TPD （ NS ）
7.5
10
A
LL
IS
DE
O
VI
N
TI的CE
N
S
U
ED
115
55
55
GAL16V8D-10LJN
无铅20引脚PLCC
15
12
10
GAL16V8D-15QPN
GAL16V8D-15QJN
无铅20引脚塑料DIP
无铅20引脚PLCC
90
GAL16V8D-15LPN
GAL16V8D-15LJN
无铅20引脚塑料DIP
无铅20引脚PLCC
90
25
15
12
55
55
GAL16V8D-25QPN
GAL16V8D-25QJN
无铅20引脚塑料DIP
无铅20引脚PLCC
90
GAL16V8D-25LPN
GAL16V8D-25LJN
无铅20引脚塑料DIP
无铅20引脚PLCC
90
TSU （ NS ）
7
的Tco （纳秒）
5
ICC （MA ）
130
订购＃
包
GAL16V8D-7LJNI
无铅20引脚PLCC
130
GAL16V8D-7LPNI
无铅20引脚塑料DIP
10
7
130
GAL16V8D-10LJNI
无铅20引脚PLCC
130
GAL16V8D-10LPNI
无铅20引脚塑料DIP
15
12
10
130
GAL16V8D-15LJNI
无铅20引脚PLCC
130
65
65
GAL16V8D-15LPNI
无铅20引脚塑料DIP
20
13
11
GAL16V8D-20QJNI
无铅20引脚PLCC
GAL16V8D-20QPNI
无铅20引脚塑料DIP
25
15
12
65
65
GAL16V8D-25QJNI
无铅20引脚PLCC
GAL16V8D-25QPNI
GAL16V8D-25LJNI
无铅20引脚塑料DIP
无铅20引脚PLCC
130
130
GAL16V8D-25LPNI
无铅20引脚塑料DIP
产品编号说明
XXXXXXXX _ XX
X XX X
GAL16V8D
设备名称
速度快（纳秒）
GRADE
空白=商业
I =工业
L =低功耗
动力
Q =季度电力
包
P =塑料DIP
PN =无铅塑料DIP
J = PLCC
JN =无铅PLCC
S = SOIC
3
QQ：2881677436 复制
