CML半导体产品
产品信息
FX589
特点
全双工高斯最小
移键控（ GMSK）调制
从3 Volts工作，以5.5伏特
数据速率4KB / s到64KB / S
可选的BT （ 0.3或0.5 ）
低电流模拟/数字
非DSP解决方案
会见RCR STD- 18
TX启用
TX PS
Tx数据
V
BIAS
低电压/高速
GMSK调制解调器
出版 / 589 / 1998年1月7日
应用
无线局域网/调制解调器
方便的数据终端
低功耗的无线数据链路
对于个人电脑，笔记本电脑和打印机
销售点的终端
无线条形码阅读器
与股票控制器
V
BIAS
数据重定时
＆放大器;
电平转换
Tx
滤波器
TX OUT
XTAL /时钟
TX时钟
XTAL
CLKDIVA
CLKDIVB
时钟
分频器
RX数据
EXTRACT
RX数据
BT
接收S / N
发现
接收S / N
FX589
RXHOLD
PLLacq
RxDCacq
RX PS
RX电路
控制
RX时钟
EXTRACT
RX时钟
V
DD
V
BIAS
RX信号在
+
-
Rx
滤波器
RX LEVEL
措施
V
SS
V
BIAS
接收反馈信息
DOC1
DOC2
图1功能框图
简要说明
该FX589是一款单芯片调制解调器用人
高斯最小频移键控（GMSK ）调制。
的4KB / s的数据传输速率为64KB / s和BT的选择
0.3或0.5可通过引脚编程功能，以适应
无线数据信道的带宽需求。
Rx和Tx数字数据接口是串行比特
并同步生成的Rx和Tx数据时钟
由调制解调器。独立Rx和Tx省电/启用
输入允许全双工或半双工操作。
接收的输入电平可通过一个适当的交流和直流设定
电平调整电路创建的，具有外部元件
围绕芯片上的Rx输入端的放大器。
接收数据信号的采集，锁定和保持由
更容易和更快地使用接收控制输入的钳制，
检测和/或保持输入数据电平，并可以通过设置
系统μProcessor要求。
指示为可用的，从接收的S / N的输出，作为对
所接收的信号的质量。
FX589的设计具有低电流的模拟/数字
ASIC流程，提供显著降低电流
消耗比DSP技术。对于数据传输速率高达
32KB / S的FX589一般需要1.5毫安在3.0伏V
DD
和
数据速率最高可达64KB / S在5.0伏特，通常4.0毫安。
这种低功耗CMOS微电路中使用两种
24引脚塑料DIL和小外形封装（ SOIC和SSOP ）
包。
1
引脚数
FX589DW
FX589D5
FX589P
1
功能
XTAL ：
的片上时钟振荡器的输出。
2
XTAL /时钟：
输入到芯片上的Xtal振荡器。一的Xtal ，或外部时钟派生（F
XTAL
）脉冲
输入端应接在这里。如果外部生成的时钟被使用，它应该是
连接到这个引脚和的XTAL引脚悬空。
注意，没有合适的Xtal或时钟输入的FX589的工作可能会导致设备损坏。
3
4
ClkDivA ：
控制内部时钟分频器，因此发射的两个逻辑电平输入和
接收数据的速率。见表1 。
ClkDivB ：
5
RX保持：
逻辑“ 0 ”适用于该输入将'冻结'时钟提取和液位测量
电路，除非他们在“采集”模式。
6
RXDCacq ：
应用于此输入逻辑“1 ”将设置接收电平测量电路的
“采集”模式。
7
PLLacq ：
应用于此输入逻辑“1 ”将设置接收时钟提取电路，以“获取”模式
（见表2）。
8
接收PS ：
应用于此输入逻辑“ 1”将省电所有接收电路除了“接收时钟”
输出（这将继续以设定的比特率），并且导致“ Rx数据”和“接收的S / N ”输出到去
为逻辑“0”。
9
V
BIAS
:
内部电路的偏置线，在V保持
DD
/ 2 ，该引脚必须去耦V
SS
通过
电容器安装在靠近引脚。
10
接收反馈：
在Rx输入放大器的/输出输入到接收滤波器。
11
接收信号输入：
输入到接收输入放大器。
12
V
SS
:
负电源轨。信号地。
2
引脚数
FX589DW
FX589D5
FX589P
13
DOC1 ：
功能
14
连接到接收电平测量电路。电容器应连接
从每个引脚到V
SS
。参见图2 。
DOC2 ：
15
BT ：
逻辑电平选择调制解调器“BT” TX滤波器的-3dB频率（该比特率
率） 。为逻辑“1”，将调制解调器连接到蓝牙0.5 ，逻辑“0 ”，以0.3的BT 。
16
TX输出：
从FX589 GMSK调制解调器的输出Tx信号。
17
TX启用：
施加到该输入端上的逻辑“1”，使得在发送数据路径通过的Tx滤波器在
了“的Tx输出”引脚。逻辑“ 0”把“的Tx输出”引脚到V
BIAS
经由一个高阻抗。
18
TX PS ：
应用于此输入逻辑“1 ”，将省电模式除了“所有的Tx发射电路
时钟“ 。
19
TX数据：
要传输的逻辑电平输入的数据。这种数据应该是同步
与“ TX时钟” 。
20
RX数据：
逻辑电平输出携带接收到的数据，同步使用“接收时钟” 。
21
接收时钟：
逻辑电平时钟输出接收到的数据比特率。
22
TX时钟：
的逻辑电平的时钟输出的发射数据速率。
23
接收S / N ：
的逻辑电平的输出可被用作所接收到的质量的指示
信号。
24
V
DD
:
正电源轨。一个单一的，稳定的电源是必需的。在这个级别和电压
调制解调器取决于此供应。该引脚应去耦至V
SS
由电容
安装在靠近引脚。
3
应用信息
V
DD
XTAL
C
3
X
1
R
2
1
C
4
XTAL
XTAL /时钟
CLKDIVA
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
V
DD
接收S / N
TX时钟
RX时钟
RX数据
Tx数据
TX PS
TX启用
TX OUT
BT
Doc2
Doc1
R
1
V
SS
C
2
V
SS
XTAL /时钟
2
CLKDIVB
RX HOLD
RxDCacq
PLLacq
RX PS
V
BIAS
FX589P
19
18
17
16
15
14
13
R
4
R
3
C
6
接收反馈信息
RX信号在
V
SS
C
5
C
7
V
SS
C
8
C
1
外部元件
部件
R
1
R
2
R
3
R
4
C
1
C
2
价值
注1
1.0M
注2
100k
注1
注5
公差
±5%
±10%
±10%
±10%
±10%
C
3
C
4
C
5
C
6
C
7
C
8
X
1
注5
100nF
1.0F
22.0pF
注4
注4
注3
±20%
±20%
±20%
图2推荐的外部元件
笔记
1.由R所形成的RC网络
1
和C
1
是必须的
与Tx输出引脚和输入到间
调制器。这个网络中，可以形成的任何部分
DC电平转换和增益调节电路，形式
该发送信号滤波的一个重要部分。
接地连接到电容器C
1
应
定位给高端的最大衰减
高频噪声的调制器。
的元件值的选择应使得
的电阻（欧姆）和电容的乘积
（法拉）是： 0.3的BT = 0.34 /位速率（位/秒）
0.5 BT = 0.22 /比特率（比特/秒） 。
数据速率
（ B / S ）
4000
4800
8000
9600
16000
19200
32000
38400*
64000*
* V
DD
> = 4.5V
BT = 0.3
R1 （ kΩ）连接C1 （PF ）
120
680
100
680
91
470
91
390
47
470
100
180
47
220
47
180
56
100
BT = 0.5
R1 （ kΩ）连接C1 （PF ）
120
470
100
470
120
220
47
470
91
150
91
120
47
150
47
120
51
68
2. R
3
, R
4
和C
6
形成的增益组件的接收
输入信号。
3
应选择所要求的
信号输入电平。
3. FX589可以用正确的Xtal /小时运作
1.0MHz的频率为8.2MHZ （V
DD
= 5.0V）和
为1.0MHz至5.0MHz （V
DD
= 3.0V ） ;参照表1对
例子。此设备的操作没有的Xtal或
时钟输入可能会造成设备损坏。
4. C
7
和C
8
都应该是15.0nF对数据的速率
8kb的/ s，而反比于数据速率为
其它的数据速率，例如30.0nF在4KB /秒，在1.8nF
64kb/s.
5.选择c的值
2
和C
3
（包括杂散
电容）应适合所施加的V
DD
和X的频率
1
.
作为指南：C
2
= C
3
= 33.0pF得1.0MHz下降到
18pF之处的最大频率。
在3伏，C
2
= C
3
= 33.0pF下降至18pF之处5.0MHz 。
X的等效串联电阻
1
应少
比2.0kΩ降至150Ω时的最大频率。
的XTAL /时钟电路引脚的寄生电容必须
被最小化。
注意，在所有情况下， R的值
1
应不小于
超过47.0kΩ和C的计算值
1
包括
计算寄生（电路）电容。
4
CML半导体产品
产品信息
FX589
特点
全双工高斯最小
移键控（ GMSK）调制
从3 Volts工作，以5.5伏特
数据速率4KB / s到64KB / S
可选的BT （ 0.3或0.5 ）
低电流模拟/数字
非DSP解决方案
会见RCR STD- 18
TX启用
TX PS
Tx数据
V
BIAS
低电压/高速
GMSK调制解调器
出版 / 589 / 1998年1月7日
应用
无线局域网/调制解调器
方便的数据终端
低功耗的无线数据链路
对于个人电脑，笔记本电脑和打印机
销售点的终端
无线条形码阅读器
与股票控制器
V
BIAS
数据重定时
＆放大器;
电平转换
Tx
滤波器
TX OUT
XTAL /时钟
TX时钟
XTAL
CLKDIVA
CLKDIVB
时钟
分频器
RX数据
EXTRACT
RX数据
BT
接收S / N
发现
接收S / N
FX589
RXHOLD
PLLacq
RxDCacq
RX PS
RX电路
控制
RX时钟
EXTRACT
RX时钟
V
DD
V
BIAS
RX信号在
+
-
Rx
滤波器
RX LEVEL
措施
V
SS
V
BIAS
接收反馈信息
DOC1
DOC2
图1功能框图
简要说明
该FX589是一款单芯片调制解调器用人
高斯最小频移键控（GMSK ）调制。
的4KB / s的数据传输速率为64KB / s和BT的选择
0.3或0.5可通过引脚编程功能，以适应
无线数据信道的带宽需求。
Rx和Tx数字数据接口是串行比特
并同步生成的Rx和Tx数据时钟
由调制解调器。独立Rx和Tx省电/启用
输入允许全双工或半双工操作。
接收的输入电平可通过一个适当的交流和直流设定
电平调整电路创建的，具有外部元件
围绕芯片上的Rx输入端的放大器。
接收数据信号的采集，锁定和保持由
更容易和更快地使用接收控制输入的钳制，
检测和/或保持输入数据电平，并可以通过设置
系统μProcessor要求。
指示为可用的，从接收的S / N的输出，作为对
所接收的信号的质量。
FX589的设计具有低电流的模拟/数字
ASIC流程，提供显著降低电流
消耗比DSP技术。对于数据传输速率高达
32KB / S的FX589一般需要1.5毫安在3.0伏V
DD
和
数据速率最高可达64KB / S在5.0伏特，通常4.0毫安。
这种低功耗CMOS微电路中使用两种
24引脚塑料DIL和小外形封装（ SOIC和SSOP ）
包。
1
引脚数
FX589DW
FX589D5
FX589P
1
功能
XTAL ：
的片上时钟振荡器的输出。
2
XTAL /时钟：
输入到芯片上的Xtal振荡器。一的Xtal ，或外部时钟派生（F
XTAL
）脉冲
输入端应接在这里。如果外部生成的时钟被使用，它应该是
连接到这个引脚和的XTAL引脚悬空。
注意，没有合适的Xtal或时钟输入的FX589的工作可能会导致设备损坏。
3
4
ClkDivA ：
控制内部时钟分频器，因此发射的两个逻辑电平输入和
接收数据的速率。见表1 。
ClkDivB ：
5
RX保持：
逻辑“ 0 ”适用于该输入将'冻结'时钟提取和液位测量
电路，除非他们在“采集”模式。
6
RXDCacq ：
应用于此输入逻辑“1 ”将设置接收电平测量电路的
“采集”模式。
7
PLLacq ：
应用于此输入逻辑“1 ”将设置接收时钟提取电路，以“获取”模式
（见表2）。
8
接收PS ：
应用于此输入逻辑“ 1”将省电所有接收电路除了“接收时钟”
输出（这将继续以设定的比特率），并且导致“ Rx数据”和“接收的S / N ”输出到去
为逻辑“0”。
9
V
BIAS
:
内部电路的偏置线，在V保持
DD
/ 2 ，该引脚必须去耦V
SS
通过
电容器安装在靠近引脚。
10
接收反馈：
在Rx输入放大器的/输出输入到接收滤波器。
11
接收信号输入：
输入到接收输入放大器。
12
V
SS
:
负电源轨。信号地。
2
引脚数
FX589DW
FX589D5
FX589P
13
DOC1 ：
功能
14
连接到接收电平测量电路。电容器应连接
从每个引脚到V
SS
。参见图2 。
DOC2 ：
15
BT ：
逻辑电平选择调制解调器“BT” TX滤波器的-3dB频率（该比特率
率） 。为逻辑“1”，将调制解调器连接到蓝牙0.5 ，逻辑“0 ”，以0.3的BT 。
16
TX输出：
从FX589 GMSK调制解调器的输出Tx信号。
17
TX启用：
施加到该输入端上的逻辑“1”，使得在发送数据路径通过的Tx滤波器在
了“的Tx输出”引脚。逻辑“ 0”把“的Tx输出”引脚到V
BIAS
经由一个高阻抗。
18
TX PS ：
应用于此输入逻辑“1 ”，将省电模式除了“所有的Tx发射电路
时钟“ 。
19
TX数据：
要传输的逻辑电平输入的数据。这种数据应该是同步
与“ TX时钟” 。
20
RX数据：
逻辑电平输出携带接收到的数据，同步使用“接收时钟” 。
21
接收时钟：
逻辑电平时钟输出接收到的数据比特率。
22
TX时钟：
的逻辑电平的时钟输出的发射数据速率。
23
接收S / N ：
的逻辑电平的输出可被用作所接收到的质量的指示
信号。
24
V
DD
:
正电源轨。一个单一的，稳定的电源是必需的。在这个级别和电压
调制解调器取决于此供应。该引脚应去耦至V
SS
由电容
安装在靠近引脚。
3
应用信息
V
DD
XTAL
C
3
X
1
R
2
1
C
4
XTAL
XTAL /时钟
CLKDIVA
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
V
DD
接收S / N
TX时钟
RX时钟
RX数据
Tx数据
TX PS
TX启用
TX OUT
BT
Doc2
Doc1
R
1
V
SS
C
2
V
SS
XTAL /时钟
2
CLKDIVB
RX HOLD
RxDCacq
PLLacq
RX PS
V
BIAS
FX589P
19
18
17
16
15
14
13
R
4
R
3
C
6
接收反馈信息
RX信号在
V
SS
C
5
C
7
V
SS
C
8
C
1
外部元件
部件
R
1
R
2
R
3
R
4
C
1
C
2
价值
注1
1.0M
注2
100k
注1
注5
公差
±5%
±10%
±10%
±10%
±10%
C
3
C
4
C
5
C
6
C
7
C
8
X
1
注5
100nF
1.0F
22.0pF
注4
注4
注3
±20%
±20%
±20%
图2推荐的外部元件
笔记
1.由R所形成的RC网络
1
和C
1
是必须的
与Tx输出引脚和输入到间
调制器。这个网络中，可以形成的任何部分
DC电平转换和增益调节电路，形式
该发送信号滤波的一个重要部分。
接地连接到电容器C
1
应
定位给高端的最大衰减
高频噪声的调制器。
的元件值的选择应使得
的电阻（欧姆）和电容的乘积
（法拉）是： 0.3的BT = 0.34 /位速率（位/秒）
0.5 BT = 0.22 /比特率（比特/秒） 。
数据速率
（ B / S ）
4000
4800
8000
9600
16000
19200
32000
38400*
64000*
* V
DD
> = 4.5V
BT = 0.3
R1 （ kΩ）连接C1 （PF ）
120
680
100
680
91
470
91
390
47
470
100
180
47
220
47
180
56
100
BT = 0.5
R1 （ kΩ）连接C1 （PF ）
120
470
100
470
120
220
47
470
91
150
91
120
47
150
47
120
51
68
2. R
3
, R
4
和C
6
形成的增益组件的接收
输入信号。
3
应选择所要求的
信号输入电平。
3. FX589可以用正确的Xtal /小时运作
1.0MHz的频率为8.2MHZ （V
DD
= 5.0V）和
为1.0MHz至5.0MHz （V
DD
= 3.0V ） ;参照表1对
例子。此设备的操作没有的Xtal或
时钟输入可能会造成设备损坏。
4. C
7
和C
8
都应该是15.0nF对数据的速率
8kb的/ s，而反比于数据速率为
其它的数据速率，例如30.0nF在4KB /秒，在1.8nF
64kb/s.
5.选择c的值
2
和C
3
（包括杂散
电容）应适合所施加的V
DD
和X的频率
1
.
作为指南：C
2
= C
3
= 33.0pF得1.0MHz下降到
18pF之处的最大频率。
在3伏，C
2
= C
3
= 33.0pF下降至18pF之处5.0MHz 。
X的等效串联电阻
1
应少
比2.0kΩ降至150Ω时的最大频率。
的XTAL /时钟电路引脚的寄生电容必须
被最小化。
注意，在所有情况下， R的值
1
应不小于
超过47.0kΩ和C的计算值
1
包括
计算寄生（电路）电容。
4
QQ：2880707522 复制
