英特尔

E7500芯片组

数据表

英特尔

E7500内存控制器中枢（ MCH ）

2002年2月

文档编号：

290730-001

本文档中的信息均与英特尔提供的连接

产品。没有许可证，明示或暗示，禁止反言或其他方式，对任何知识产权

产权授予本文件。除非英特尔产品销售条款和此类产品的条件提供，英特尔不承担任何责任

无论如何，英特尔不做任何明示或暗示的担保，销售和/或使用英特尔产品，包括责任或有关的保证

适合特定目的的适销性，或不侵犯任何专利，版权或其他知识产权。英特尔产品不

设计用于医疗，救生或延长生命的应用。

英特尔可能随时更改规格和产品说明，在任何时候，恕不另行通知。

设计者不得依赖于任何功能或说明的缺失或特性标记"reserved"或"undefined."英特尔保留

今后对其定义的权利，对于因今后对其进行修改所产生的冲突或不兼容性概不负责。

英特尔

E7500芯片组MCH组件可能包含勘误表的设计缺陷或错误，这可能导致产品偏离

公布的规格。最新的勘误表备索。

请联系您当地的英特尔销售办事处或分销商，以获取最新的规格和订购产品之前。

哪个有顺序编号的文档或其他英特尔文献中提及的文件，拷贝可致电索取

1-800-548-4725或访问英特尔网站http://www.intel.com 。

IIntel ，英特尔的NetBurst和Intel标识是在美国及其他地区的商标或Intel Corporation的注册商标或子公司

国家。

*其他名称和品牌可能是其他公司的财产。

版权所有 2002年，英特尔公司

2

数据表

目录

1

介绍

................................................................................................................11

1.1

1.2

1.3

术语表............................................... ................................................ 11

参考文献................................................ ......................................... 12

英特尔

E7500芯片组的系统架构.............................................. ............ 12

1.3.1英特尔

82801CA I / O控制器集线器3 -S （ ICH3 -S ） ................................... 13

1.3.2英特尔

82870P2 PCI / PCI - X 64位集线器2 （ P64H2 ） ................................... 14

英特尔

E7500 MCH概述............................................... ................................ 14

1.4.1处理器系统接口............................................ ....................... 15

1.4.2主存储器接口............................................ ............................... 15

1.4.3集线器Interface_A （ HI_A ） .......................................... ................................ 15

1.4.4集线器Interface_B - D（ HI_B -D ） ..................................... ........................... 16

1.4.5 MCH时钟............................................. ........................................... 16

1.4.6 SMBus接口............................................. ........................................ 16

系统总线接口信号.............................................. ............................... 19

DDR通道A的信号.............................................. ........................................ 22

DDR通道B的信号.............................................. ........................................ 23

轮毂Interface_A信号............................................... ....................................... 24

轮毂Interface_B信号............................................... ....................................... 25

轮毂Interface_C信号............................................... ...................................... 26

轮毂Interface_D信号............................................... ...................................... 27

时钟，复位，电源和其它信号......................................... .... 28

引脚状态和在复位后............................................ .......................... 28

注册术语................................................ .......................................... 31

平台Configuration.........................................................................................32

通用路由配置是否访问.............................................. ............. 33

3.3.1标准的PCI配置机制........................................... ..... 33

3.3.2逻辑PCI总线0配置机制......................................... 34

3.3.3主PCI下游配置机制............................. 34

3.3.4 HI_B ， HI_C ， HI_D总线配置机制.................................. 34

黏Registers...................................................................................................35

I / O映射寄存器............................................. ............................................ 35

3.5.1 CONF_ADDR配置地址寄存器................................... 35

3.5.2 CONF_DATA配置数据寄存器.......................................... 36

DRAM控制器寄存器（设备0 ，功能0 ） ........................................ ..... 37

3.6.1 VID -厂商识别寄存器（ D0 ： F0 ） ..................................... .... 38

3.6.2 DID -设备识别寄存器（ D0 ： F0 ） ..................................... ..... 38

3.6.3 PCICMD -PCI命令寄存器（ D0 ： F0 ） ..................................... ..... 39

3.6.4 PCISTS -PCI状态寄存器（ D0 ： F0 ） ..................................... ............. 40

3.6.5 RID -版本标识寄存器（ D0 ： F0 ） ..................................... ..41

3.6.6 SUBC - 子类代码寄存器（ D0 ： F0 ） ................................... ......... 41

3.6.7 BCC -基类代码寄存器（ D0 ： F0 ） .................................... ......... 41

3.6.8 MLT-主延时定时器寄存器（ D0 ： F0 ） .................................... ..42

1.4

2

信号说明

...................................................................................................17

2.1

2.2

2.3

2.4

2.5

2.6

2.7

2.8

2.9

3

注册说明

...............................................................................................31

3.1

3.2

3.3

3.4

3.5

3.6

数据表

3

3.7

HDR-头类型寄存器（ D0 ： F0 ） ........................................ ............ 42

SVID -子系统供应商识别寄存器（ D0 ： F0 ） .................... 42

SID -子系统识别寄存器（ D0 ： F0 ） ................................... 43

MCHCFG -MCH配置寄存器（ D0 ： F0 ） ................................. 43

MCHCFGNS -MCH内存磨砂和初始化配置

寄存器（ D0 ： F0 ） ............................................ ......................................... 45

3.6.14 FDHC -固定孔的DRAM控制寄存器（ D0 ： F0 ） ............................. 46

3.6.15 PAM [ 0 ： 6 ] - 可编程特性映射寄存器（ D0 ： F0 ） .................. 47

3.6.16 DRB - DRAM行边界寄存器（ D0 ： F0 ） .................................... 49

3.6.17 DRA- DRAM行属性寄存器（ D0 ： F0 ） .................................... ... 50

3.6.18 DRT -DRAM时序寄存器（ D0 ： F0 ） ..................................... ............. 51

3.6.19 DRC- DRAM控制器模式寄存器（ D0 ： F0 ） ................................... 52

3.6.20 CLOCK_DIS -CK / CK ＃禁用寄存器（ D0 ： F0 ） ................................. 53

3.6.21 SMRAM系统管理RAM控制寄存器（ D0 ： F0 ） ........... 54

3.6.22 ESMRAMC扩展系统管理RAM控制寄存器

（ D0 ： F0 ） ............................................. .................................................. .... 55

3.6.23 TOLM顶的低内存寄存器（ D0 ： F0 ） ................................... ... 56

3.6.24 REMAPBASE重新映射基址寄存器（ D0 ： F0 ） ....................... 56

3.6.25 REMAPLIMIT ，限重映射地址寄存器（ D0 ： F0 ） ........................ 57

3.6.26 SKPD暂存器数据寄存器（ D0 ： F0 ） ..................................... ....... 57

27年6月3日DVNP -设备不存在寄存器（ D0 ： F0 ） .................................... ... 58

DRAM控制器错误报告寄存器（设备0 ，功能1 ） ................... 59

3.7.1 VID -厂商识别寄存器（ D0 ： F1） ..................................... .... 60

3.7.2 DID -设备识别寄存器（ D0 ： F1） ..................................... ..... 60

3.7.3 PCICMD -PCI命令寄存器（ D0 ： F1） ..................................... ..... 61

3.7.4 PCISTS -PCI状态寄存器（ D0 ： F1） ..................................... ............. 61

3.7.5 RID -版本标识寄存器（ D0 ： F1） ..................................... .. 62

3.7.6 SUBC - 子类代码寄存器（ D0 ： F1） ................................... ......... 62

3.7.7 BCC -基类代码寄存器（ D0 ： F1） .................................... ......... 63

3.7.8 MLT-主延时定时器寄存器（ D0 ： F1） .................................... .. 63

3.7.9 HDR-头类型（ D0 ： F1） ..................................... ............................ 64

3.7.10 SVID -子系统供应商识别寄存器（ D0 ： F1） .................... 65

3.7.11 SID子系统标识寄存器（ D0 ： F1） ................................... 65

3.7.12 FERR_GLOBAL全局错误寄存器（ D0 ： F1） ................................... 66

3.7.13 NERR_GLOBAL全局错误寄存器（ D0 ： F1） ................................. 67

3.7.14 HIA_FERR毂Interface_A第一个错误寄存器（ D0 ： F1） ................... 68

3.7.15 HIA_NERR毂Interface_A下一个错误寄存器（ D0 ： F1） ................... 69

3.7.16 SCICMD_HIA -SCI命令寄存器（ D0 ： F1） ................................. 70

3.7.17 SMICMD_HIA - SMI命令寄存器（ D0 ： F1） ................................. 71

3.7.18 SERRCMD_HIA - SERR命令寄存器（ D0 ： F1） .......................... 72

3.7.19 SYSBUS_FERR ，系统总线一是错误寄存器（ D0 ： F1） .................. 73

3.7.20 SYSBUS_NERR ，系统总线下一个错误寄存器（ D0 ： F1） ................. 74

21年7月3日SCICMD_SYSBUS -SCI命令寄存器（ D0 ： F1） .......................... 75

3.7.22 SMICMD_SYSBUS - SMI命令寄存器（ D0 ： F1） ......................... 76

3.7.23 SERRCMD_SYSBUS - SERR命令寄存器（ D0 ： F1） .................. 77

24年7月3日DRAM_FERR -DRAM第一个错误寄存器（ D0 ： F1） .............................. 78

25年7月3日DRAM_NERR -DRAM下一个错误寄存器（ D0 ： F1） ............................. 78

26年7月3日SCICMD_DRAM -SCI命令寄存器（ D0 ： F1） .............................. 79

27年7月3日SMICMD_DRAM - SMI命令寄存器（ D0 ： F1） ............................. 79

28年7月3日SERRCMD_DRAM - SERR命令寄存器（ D0 ： F1） ...................... 80

3.6.9

3.6.10

3.6.11

3.6.12

3.6.13

4

数据表

3.8

3.9

3.10

3.11

29年7月3日DRAM_CELOG_ADD -DRAM首先可纠正内存错误

地址寄存器（ D0 ： F1） ........................................... ............................ 80

3.7.30 DRAM_UELOG_ADD -DRAM首先不可纠正的内存错误

地址寄存器（ D0 ： F1） ........................................... ............................ 81

31年7月3日DRAM_CELOG_SYNDROME -DRAM首先可纠正内存

错误寄存器（ D0 ： F1） ........................................... ................................. 81

HI_B虚拟PCI至PCI桥寄存器（设备2 ，功能0 ） ....................... 82

3.8.1 VID2 ，供应商识别寄存器（ D2 ： F0 ） ..................................... ..83

3.8.2 DID2 - 设备识别寄存器（ D2 ： F0 ） ..................................... ... 83

3.8.3 PCICMD2 -PCI命令寄存器（ D2 ： F0 ） ..................................... ... 84

3.8.4 PCISTS2 -PCI状态寄存器（ D2 ： F0 ） ..................................... ........... 85

3.8.5 RID2 -版本标识寄存器（ D2 ： F0 ） ..................................... 86

3.8.6 SUBC2 - 子类代码寄存器（ D2 ： F0 ） ................................... ....... 86

3.8.7 BCC2 -基类代码寄存器（ D2 ： F0 ） .................................... ....... 87

3.8.8 MLT2法师延时定时器寄存器（ D2 ： F0 ） .................................... 87

3.8.9 HDR2 -头类型寄存器（ D2 ： F0 ） ..................................... ............. 88

3.8.10 PBUSN2 -主总线数寄存器（ D2 ： F0 ） ................................ 88

3.8.11 BUSN2 -辅助总线数寄存器（ D2 ： F0 ） .............................. 89

3.8.12 SUBUSN2下级总线号寄存器（ D2 ： F0 ） ....................... 89

3.8.13 SMLT2 ，二级总线主控延迟定时器寄存器（ D2 ： F0 ） ........ 90

3.8.14 IOBASE2 -I / O基地址寄存器（ D2 ： F0 ） ................................. ... 91

3.8.15 IOLIMIT2 -I / O的限制地址寄存器（ D2 ： F0 ） ................................. .... 91

16年3月8日SEC_STS2 -二次状态寄存器（ D2 ： F0 ） ................................. 92

3.8.17 MBASE2内存基址寄存器（ D2 ： F0 ） ............................. 93

18年3月8日MLIMIT2内存有限地址寄存器（ D2 ： F0 ） .............................. 94

19年3月8日PMBASE2 -预取内存基地址寄存器（ D2 ： F0 ） ...... 95

20年3月8日PMLIMIT2 -预取内存限制地址寄存器（ D2 ： F0 ） ....... 95

21年3月8日BCTRL2桥控制寄存器（ D2 ： F0 ） ..................................... ...... 96

HI_B虚拟PCI至PCI桥寄存器（设备2 ，功能1 ） ....................... 97

3.9.1 VID -厂商识别寄存器（ D2 ： F1） ..................................... .... 98

3.9.2 DID -设备识别寄存器（ D2 ： F1） ..................................... ..... 98

3.9.3 PCICMD -PCI命令寄存器（ D2 ： F1） ..................................... ..... 99

3.9.4 PCISTS -PCI状态寄存器（ D2 ： F1） ..................................... ............. 99

3.9.5 RID -版本标识寄存器（ D2 ： F1） ..................................... 100

3.9.6 SUBC - 子类代码寄存器（ D2 ： F1） ................................... 100 .......

3.9.7 BCC -基类代码寄存器（ D2 ： F1） .................................... ....... 101

3.9.8 HDR-头类型寄存器（ D2 ： F1） ..................................... ............. 101

3.9.9 SVID -子系统供应商识别寄存器（ D2 ： F1） .................. 102

3.9.10 SID子系统标识寄存器（ D2 ： F1） ................................. 102

3.9.11 HIB_FERR毂Interface_B第一个错误寄存器（ D2 ： F1） ................. 103

3.9.12 HIB_NERR毂Interface_B下一个错误寄存器（ D2 ： F1） ................. 104

3.9.13 SERRCMD2 - SERR命令寄存器（ D2 ： F1） .............................. 105

3.9.14 SMICMD2 - SMI命令寄存器（ D2 ： F1） ..................................... 0.106

3.9.15 SCICMD2 -SCI命令寄存器（ D2 ： F1） ..................................... 0.107

HI_C虚拟PCI至PCI桥寄存器（设备3 ，功能0,1） .................. 108

3.10.1 DID -设备识别寄存器（ D3 ： F0 ） ..................................... ... 108

3.10.2 DID -设备识别寄存器（ D3 ： F1） ..................................... ... 108

HI_D虚拟PCI至PCI桥寄存器（设备4 ，功能0,1） .................. 109

3.11.1 DID -设备识别寄存器（ D4 ： F0 ） ..................................... ... 109

3.11.2 DID -设备识别寄存器（ D4 ： F1） ..................................... ... 109

数据表

5